| 摘要 |
반도체 기판(SB)은 제 1 및 제 2 면(S1, S2)을 갖는다. 게이트 전극(22) 및 커패시터 전극(23)의 각각은 제 1 및 제 2 트렌치(TG, TD)에 매립된 부분을 갖는다. 층간 절연막(12)은, 제 2 면(S2)의 위에 마련되어 있고, 제 1 및 제 2 콘택트 홀(12T, 12D)을 갖는다. 제 1 주 전극(3)은 제 1 면(S1)에 마련되어 있다. 제 2 주 전극(13)은, 제 1 콘택트 홀(12T)을 통해서 제 2 면(S2)에 접하고 있고, 제 2 콘택트 홀(12D)을 통해서 커패시터 전극(23)에 접하고 있다. 제 1 및 제 2 트렌치(TG, TD)는 제 2 면(S2)의 제 1 범위(A1)를 횡단하고 있다. 제 1 및 제 2 콘택트 홀(12T, 12D)의 각각은 제 2 면(S2)의 제 1 및 제 2 범위(A1, A2)에만 위치하고 있다. |
