发明名称 |
Compare and Delay-Befehle |
摘要 |
Bereitgestellt wird eine Verzögerungseinrichtung, in der eine Programmausführung verzögert werden kann, bis ein vordefiniertes Ereignis eintritt, z. B. bis ein Vergleich von Arbeitsspeicherpositionen eine wahre Bedingung ergibt, eine Zeitüberschreitung erreicht wird, eine Unterbrechung ausgesetzt wird oder eine andere Bedingung gegeben ist. Die Verzögerungseinrichtung beinhaltet einen oder mehrere „Compare and Delay”-Maschinenbefehle, mit denen eine Ausführung verzögert wird. Der eine oder die mehreren „Compare and Delay”-Befehle können einen 32-Bit-„Compare and Delay”-Befehl (CAD-Befehl) und einen 64-Bit-„Compare and Delay”-Befehl (CADG-Befehl) beinhalten. |
申请公布号 |
DE112015000203(T5) |
申请公布日期 |
2016.09.01 |
申请号 |
DE20151100203T |
申请日期 |
2015.02.23 |
申请人 |
International Business Machines Corporation |
发明人 |
Greiner, Dan;Slegel, Timothy;Jacobi, Christian;Schmidt, Donald William;Mitran, Marcel;Gainey, Charles Jr. |
分类号 |
G06F9/52;G06F9/30;G06F9/38;G06F9/455 |
主分类号 |
G06F9/52 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|