| 发明名称 | 一种主从框级联系统及其时序补偿方法 | ||
| 摘要 | 本发明公开了一种主从框级联系统及其时序补偿方法，包括一主框和一从框，主框和从框之间通过电缆相互进行数据交换，所述主框包括一FPGA模块，所述FPGA模块至少包括一时序调整单元，所述时序调整单元用来计算接收数据信号的帧头的第一延时时间，根据所述第一延时时间将数据信号延时第二延时时间，使所述数据信号的帧头对准所述数据信号的时隙0，保证了主框和从框之间级联信号的时序宽裕，从而不会出现误码，提高了信号质量。 | ||
| 申请公布号 | CN106055515A | 申请公布日期 | 2016.10.26 |
| 申请号 | CN201610498834.9 | 申请日期 | 2016.06.30 |
| 申请人 | 上海斐讯数据通信技术有限公司 | 发明人 | 王亦鸾 |
| 分类号 | G06F15/173(2006.01)I;G06F13/40(2006.01)I;G06F13/42(2006.01)I | 主分类号 | G06F15/173(2006.01)I |
| 代理机构 | 上海硕力知识产权代理事务所 31251 | 代理人 | 郭桂峰 |
| 主权项 | 一种主从框级联系统，包括一主框和一从框，主框和从框之间通过电缆相互进行数据交换，其特征在于，所述主框包括一FPGA模块，所述FPGA模块至少包括一时序调整单元，所述时序调整单元用来计算接收数据信号的帧头的第一延时时间，根据所述第一延时时间将数据信号延时第二延时时间，使所述数据信号的帧头对准所述数据信号的时隙0。 | ||
| 地址 | 201616 上海市松江区思贤路3666号 | ||