| 主权项 |
1. 一种多层次篱栅编码系统,系藉使一码率为R=r/m之二元篱栅编码器,令该篱栅编码器在第t个单位时间时,对其r位元之输入u(t)=(u1(t),u2(t),…,ur(t)进行编码,以得到m2(t),…,ur(t)进行编码,以得到m位元之输出v(t)=(v1(t),v2(t),…,vm(t)),将此输出经由一梯状时间,延迟之处理,且令延迟处理后之输出s序列与延迟处理前之输入v序列存在下列公式之关系:其中2,3,…,m均为常数,再将该s序列馈入一信号点对应器,以得到相对应之m层信号集空间中之信号点序列,其中该梯状时间延迟之处理系将其输入位元由下而上做成梯状延迟,使第p-1层较第p层多延迟p单位时间。2. 如申请专利范围第1项所述之一种多层次篱栅编码系统,其中该单一之二元篱栅编码器可以复数个二元篱栅编码器替代,俾该复数个二元篱栅编码器共同输出m位元,即vl(t),v2(t),…,vm(t),此m位元经由一梯状时间延迟之处理后,所得之输出再馈入一信号点对应器中,该复数个二元篱栅编码器之数目需小于m値。3. 如申请专利范围第1项或第2项所述之一种多层次篱栅编码系统,其中该时间延迟之处理,在一开始传输时,可在层次上之空缺位置处填满可资确认之位元値。4. 如申请专利范围第1项或第2项所述之一种多层次篱栅编码系统,其中该二元篱栅编码器可采用二元篱栅码中具有线性,且编码方式不随时间改变之二元回旋编码器,以简化解码之复杂度。5. 如申请专利范围第1项或第2项所述之一种多层次篱栅编码系统,其中该梯状延迟之延迟时间2,3,…,m彼此可以不同或部分可为零。6. 如申请专利范围第1项或第2项所述之一种多层次篱栅编码系统,其中该梯状延迟之延迟时间i可为固定常数,以简化解码之复杂度。7. 如申请专利范围第1项或第2项所述之一种多层次篱栅编码系统,其中该m层信号集空间(signal space)为一信号星座集(signal constellation)时,该多层次篱栅编码系统即可应用在篱栅编码调变之设计。8. 如申请专利范围第1项或第2项所述之一种多层次篱栅编号系统,其中该m层信号集空间为一个纯量为二元之向量空间(vector space)时,该多层次篱栅编码系统即可应用在二元篱栅码之设计。9. 如申请专利范围第1项或第2项所述之一种多层次篱栅编码系统,其中该二元篱栅编码器可为一个或复数个,以在每单元时间共同输出hm个位元,h为一正整数,而后将每m个位元经由一独立之梯状时间延迟处理,处理后所得之输出结果再馈入一信号点对应器中,俾该系统每单位时间共输出信号集空间中之h个信号点。图示简单说明:第一图系表示8PSK信号星座集之信号架构图(signalconstellation of8PSK):第二图系Ungerboeck之编码架构示意图;第三图系Imai之编码架构示意图;第四图系本发明之单级多层次篱栅编码架构示意图;第五图系本发明在第一个实施例中所述及,使用表一中Code 1b所设计之单级多层次篱栅编码架构示意图;第六图系本发明在第一个实施例中所述及之编码调变架构,在相加性白色高斯杂讯通道(additive white Gaussiannoise channel)中所得之模拟结果示意图;第七图系本发明在第二实施例中所述及之二元码架构,在 |
