| 主权项 |
1.一种供应时钟信号予一电子系统中之子系统之方法,包括下述步骤;至少有二个实质上包括相同定时资讯之时钟信号由不同之时钟源产生,时钟信号系于不同之独立线路或通道上供应,以用为输入第一子系统之时钟信号,第一子系统自输入之时钟信号中选出之时钟信号,其特点为第一子系统在至少有二个可供选择之时钟信号存在时,其随时可改变成所接收之时钟信号中之一新选出之时钟信号,藉此于第一子系统中,可就输入时钟信号之相位位置,获致一平均时间,以当作包括数个时钟信号改变之一时间周期。2.根据申请专利范围第1项之方法,其特征为对于一新选定之时钟信号之改变,系于可用之输入时钟信号之间,以周期性方式及(或)定期方式为之。3.根据申请专利范围第1或2项之方法,其特点为:于每一瞬间所选定之时钟信号,系提供予一相锁环路,用以产生第二时钟信号,及新选定之时钟信号系经常予以改变,相锁环路之安排,为能使第二时钟信号之相位位置在实质上可免于跳动。4.根据申请专利范围第3项之方法,其特点为相锁环路之时间常数,在为能选择一新时钟信号时,在时间上其仅能有限度调适于新输入时钟信号之相位位置。5.根据申请专利范围第1项之方法,其特点为第一子系统评估所接收之输入时钟信号,以决定此等时钟信号为正确,及仅在该等发现为正确之时钟信号中加以选择。6.根据申请专利范围第5项之方法,其特点为所有输入时钟信号均使之具有人工误差,及送入误差,因此在第一子系统在评估时遂发现误差,随之作出时钟之改变,藉此产生时钟信号之永久改变。7.根据申请专利范围第1项之方法,其特点为于第一子系统中对于输入时钟信号予以评估,时钟信号中之一信号,系以独立及并列或至少二彼此独立之不同处理,而予以选择,用以产生以并列方式获得之至少二经选择之时钟信号。8.根据申请专利范围第7项之方法,其特点为用于在子系统中选择时钟信号之不同之独立处理之数目,系等于用以将时钟信号送入子系统之线路或通道之数目。9.根据申请专利范围第7项之方法,其特点为子系统中之信号之选择,系于或藉至少二不同而且彼此为独立工作之选择器单元作出,于此等选择单元中实施独立之处理,不同选择器单元之数目等于通达子系统之不同之独立线路或通道之数目。10.根据申请专利范围第7项之方法,其特点为至少二独立选择之信号各自于其自己之独立线路或通道供应或送交至第二子系统,此等经独立选择之信号系包括于送交至第二子系统之时钟信号中,在此第二子系统中之时钟信号之选择系在实质上与第一系统中之相同方式作出。11.一种用以处理资讯及(或)用以于不同电台中处理资讯及(或)用以于电台之间送交资讯之网路或设施,其中一时钟信号系供控制使用,包括:至少二时钟源,用以产生实质上包含相同定时资讯之时钟信号,一第一子系统,自每一时钟源至第一子系统之个别之线路或不同之独立通讯通道,用以供应时钟信号,以其作为送交至此第一子系统之时钟信号,第一子系统中之选择器装置,用以自所接收之时钟信号中选择一时钟信号,其特点为包括第一子系统中之选择器装置之装置,用以在至少有二个可供选择之时钟信号存在时,可使由第一子系统中之选择器装置所选择之时钟信号,改换成一新选择之时钟信号,藉此可就时钟信号之相位位置获致一平均时间,以当作包括数个时钟信号改变之一时间周期。12.根据申请专利范围第11项之网路或设施,其特点为用以改变成第一子系统中之一新选择之信号之装置,系经安排以周期及(或)定期方式改变成一新选定之信号。13.根据申请专利范围第11或12项之网路或设施,其特点为一相锁环路,来自选择器装置之一线路,经安排与此环路连接,用以将每一时间瞬间所选择之时钟信号传送至此环路,此环路经安排以产生第二时钟信号,及用以改变成一新选择之时钟信号之装置,此装置经安排以经常作出改变,相锁环路亦经如此改变,以使第二时钟信号之相位位置在实质上免于跳动。14.根据申请专利范围第13项之网路或设施,其特点为相锁环路所具有之时间常数在为能改变至一新选择之时钟信号时,在时间上其仅能有限度调适于新时钟信号之相位位置。15.根据申请专利范围第11项之网路或设施,其特点为第一子系统中之比较与评估装置,用以比较及评估所接收之时钟信号,以决定该等正确之时钟信号,连接至比较及评估装置之选择器装置,用以仅自比较与评估装置所认为正确之该等时钟信号中选择新时钟信号。16.根据申请专利范围第11项之网路或设施,其特点为用以随时改变第一子系统中之时钟信号之装置包括时钟源,此等时钟源经安排以提供所有具有人工误差之时钟信号及经按排送入误差,如此此等误差可由第一子系统中之比较与评估装置所检测,当发现误差时,第一子系统中之选择器装置遂选择一新时钟信号,因而达成时钟信号之随时之改变。17.根据申请专利范围第15项之网路或设施,其特点为第一子系统中之比较与评估装置包括至少二独立工作及并列之单元。18.根据申请专利范围第17项之网路或设施,其特点为第一子系统中之比较与评估装置在当有时钟信号送交至第一子系统时,系包括相等数目之独立工作及并列之单元。19.根据申请专利范围第15项之网路或设施,其特点为至少二选择器单元,此二单元系独立工作及包括于第一子系统之选择器装置中,安排于第一子系统中之线路,用以经由所有独立输入线路或通道传送信号至最少二独立工作之选择器单元中之每一单元,每一选择器单元经安排,以与另一选择器单元及(或)其他选择器单元成独立并列方式,自输入信号中选择一时钟信号,以产生以并列方式获致之数个经选择之时钟信号。20.根据申请专利范围第19项之网路或设施,其特点为第一子系统中之选择器装置,在当有时钟信号送交至第一子系统时,系包括相等数目之独立工作及并列之选择器单元。21.根据申请专利范围第19项之网路或设施,其特点为一第二子系统,包括实质上与第一子系统相同之选择器装置,及包括于第一子系统之选择器装置中并且源自每一选择器单元之个别线路或不同之独立传输通道,用以供应至少二个由选择器单元以独立及并列方式选择之时钟信号,此二时钟信号系包括于送入第二子系统之时钟信号中。图示简单说明:图一为一时钟分配系统之方块图,图二为一时钟信号之框结构之例示图,图三为时间函数之波形图,图中例示时钟信号框之各种不同之子序列,图四为时钟选择器单元之方块图,图五a为一频率误差检测器之方块图,图五b为包括一同步序列之一复合信号之一部分之波形图,图五c-五e为来自各种不同电路之输出信号之波形图,例示如何达成同步脉波之隔离,图六a为一相位误差检测器方块图,图六b为用于相位误差检测器之一差分电路之方块图,图六c-六e为波形图,例示差分电路中之信号处理,图六f为用于相位误差检测器中之重合检测器方块图,图六g-i为波形图,例示重合检测器中信号处理,图六j为用于相位误差检测器中之时间间隔监视单元之方块图,图六k为用于相位误差检测器中之一磁滞电路之状态图,图六l为一时间图,例示磁滞电路之状态,图六m为一方块图,例示相位误差如何被监视,图六n及图六o为波形图,例示一保持电路之功能,图七a为一时钟选择器方块图,图七b为用于时钟选择器控制之组合电路之一真値表,图七c为用于时钟选择器控制之状态机器之一状态图,图八为用于选择一时钟信号及用于产生一系统时钟及一同步率之一示意方块图。 |
