| 主权项 |
1.一种计算机系统,其包含:复数个处理器包括一第一处理器与一第二处理器;该第一处理器包括一控制逻辑用以执行一软体中断指令引动一软体中断于该第二处理器中;该软体中断指令具有一引数栏位用以从该第一处理器传接资讯至该第二处理器;该第二处理器包括一控制逻辑回应于该软体中断用以存取该引数栏位之资讯。2.依据申请专利范围第1项之计算机系统,其中该软体中断指令引数栏位包括用以转移识别该第一处理器中断该第二处理器之一原因的资讯栏位。3.依据申请专利范围第1项之计算机系统,其中该软体中断指令引数栏位包括用以转移识别该第二处理器之一储存体中的一指令码之资讯栏位,其中一软体中断服务常式系被定位,该软体中断服务常式系由该软体中断启动。4.依据申请专利范围第1项之计算机系统,其中该软体中断指令系为一个JOIN指令,其引起在该第二处理器内的一软体中断和启动一软体中断服务常式,该常式由该引数栏位中之一位移引数识别。5.依据申请专利范围第4项之计算机系统,其中该JOIN指令引数栏位包括用以转移识别该第一处理器中断该第二处理器之一原因的资讯栏位。6.依据申请专利范围第4项之计算机系统,其中该JOIN指令引数栏位位移系为一分支位址用以分支至一软体中断服务常式。7.依据申请专利范围第1项之计算机系统,其中:该第二处理器系为一控制处理器,其具有一规定的资料路径宽度;和该第一处理器系为一向量处理器,其具有一宽的资料路径宽度,其系大致上大于该第二处理器之资料路径宽度。8.依据申请专利范围第1项之计算机系统,其中:该用以执行一软体中断指令来引动该第二处理器中之一软体中断的第一处理器控制逻辑系进一步包括控制逻辑释放该第一处理器至一闲置状态。9.依据申请专利范围第1项之计算机系统,其中该等第一与第二处理器具有互相不相同的控制与资料掌控特性。10.依据申请专利范围第1项之计算机系统,其进一步包含:一协力处理器被耦合在第一处理器与第二处理器间,该协力处理器包括一暂存器用以保持该引数栏位。11.一种用于以引数传接来掌控一多处理器计算机系统中之中断的方法,该多处理器计算机系统包含复数个处理器,该些处理器具有一第一处理器以及一第二处理器,其包含步骤有:藉由该第一处理器之一控制逻辑以执行一软体中断指令来引动在该第二处理器内的一软体中断;并且藉由在该软体中断指令内的一引数栏位以从该第一处理器传接资讯至该第二处理器。12.如申请专利范围第11项之用于以引数传接来掌控一多处理器计算机系统中之中断的方法,其中该软体中断指令引数栏位包括用以转移识别该第一处理器中断该第二处理器之一原因的资讯栏位。13.如申请专利范围第11项之用于以引数传接来掌控一多处理器计算机系统中之中断的方法,其中该软体中断指令引数栏位包括用以转移识别该第二处理器之一储存体中的一指令码之资讯栏位,其中一软体中断服务常式系被定位,该软体中断服务常式系由该软体中断启动。14.如申请专利范围第11项之用于以引数传接来掌控一多处理器计算机系统中之中断的方法,其中该软体中断指令系为一个JOIN指令,其引起在该第二处理器内的一软体中断和启动一软体中断服务常式,该常式由该引数栏位中之一位移引数识别。15.如申请专利范围第14项之用于以引数传接来掌控一多处理器计算机系统中之中断的方法,其中该JOIN指令引数栏位包括用以转移识别该第一处理器中断该第二处理器之一原因的资讯栏位。16.如申请专利范围第14项之用于以引数传接来掌控一多处理器计算机系统中之中断的方法,其中该JOIN指令引数栏位位移系为一分支位址用以分支至一软体中断服务常式。17.如申请专利范围第11项之用于以引数传接来掌控一多处理器计算机系统中之中断的方法,其中:该第二处理器系为一控制处理器,其具有一规定的资料路径宽度;和该第一处理器系为一向量处理器,其具有一宽的资料路径宽度,其系大致上大于该第二处理器之资料路径宽度。18.如申请专利范围第11项之用于以引数传接来掌控一多处理器计算机系统中之中断的方法,其更包含藉由在该第一处理器中之一控制逻辑用以释放该第一处理器至一闲置状态的步骤。19.如申请专利范围第11项之用于以引数传接来掌控一多处理器计算机系统中之中断的方法,其中该等第一与第二处理器具有互相不同的控制与资料掌控特性。图式简单说明:第一图系一高层级概略方块图描述依据本发明之一实施例的一多媒体多处理器系统。第二图系示出被包括于第一图中所描述之多媒体多处理器系统的一多媒体信号处理器之一概略方块图。第三图系描述在该多媒体多处理器系统中之一控制处理器的一概略方块图。第四图系控制处理器之一功能图。第五图系示出第二图中所描述多媒体信号处理器中一向量处理器之一概略方块图。第六图系示出第五图中所描述向量处理器之向量处理器执行资料路径的一概略方块图。第七图系一概略方块图示出第二图中所描述多媒体信号处理器内之一处理器界面。第八图系描述多媒体信号处理器之一韧体架构的一概略方块图。第九图系描述相关于该多媒体多处理器系统内中断与异常掌控之操作的一流程图。 |
