| 主权项 |
1.一种动态随机存取记忆体之电容的制造方法,包括下列步骤:a.形成一电晶体于一矽基底上,该电晶体包括一源/汲极区与一闸极电极;b.依序形成一堆叠状之第一绝缘层、第二绝缘层、第三绝缘层与硬罩幕层覆盖该电晶体;c.定义该硬罩幕层并蚀刻该硬罩幕层以暴露出该介电层;d.形成一氧化层于该硬罩幕层上;e.定义该氧化层以形成一电容区;f.定义该第一绝缘层、第二绝缘层、第三绝缘层以形成一接触窗开口暴露出该源/汲极区;g.形成一导电层覆盖该氧化层、硬罩幕层、接触窗口之侧壁与暴露出之该源/汲极区;h.以一研磨法去除该氧化层上方之该导电层;i.去除该氧化层,以形成该电容之一下电极;j.形成一介电层覆盖该下电极;以及k.形成一上电极覆盖该介电层,以完成该电容之制造。2.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中在步骤b中形成该第一绝缘层的方法包括以低压化学气相沈积法沈积TEOS氧化物。3.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中在步骤b中形成该第三绝缘层的方法包括:沈积一厚度约为7.5-10KA的绝缘物质层,在850℃下使该绝缘物质层产生回流,然后回蚀该绝缘物质层约4.5-7KA以形成该第三绝缘层,其中该绝缘物质层系为BPSG或BPTEOS。4.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中在步骤d中形成该氧化层的方法包括以电浆化学气相沈积法沈积氧化物。5.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中在步骤g与步骤h之间更包括沈积一半球型矽晶粒层覆盖该导电层。6.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中在步骤h中该研磨法包括化学机械研磨法。7.如申请专利范围第5项所述之动态随机存取记忆体之电容的制造方法,其中在步骤h中更包括以该研磨法去除该氧化层上之该导电层与该半球型矽晶粒层。8.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该步骤i包括上一光罩保护该电容区,然后以湿蚀刻法去除该氧化层。9.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该导电层之厚度约为200-1KA。10.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该第一绝缘层之厚度约为1.5KA。11.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该硬罩幕层之厚度约为500-1KA。12.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该第一绝缘层之材质为TEOS氧化物。13.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该硬罩幕层之材质为氮化矽。14.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该导电层之材质为掺杂杂质之复晶矽。15.如申请专利范围第1项所述之动态随机存取记忆体之电容的制造方法,其中该导电层系为依序堆叠之钛/氮化钛。16.如申请专利范围第14项所述之动态随机存取记忆体之电容的制造方法,其中该介电层之材质为氧化矽/氮化矽/氧化矽。17.如申请专利范围第14项所述之动态随机存取记忆体之电容的制造方法,其中在步骤k中形成该上电极之方法系为沈积一层掺杂离子之复晶矽层以形成该上电极。18.如申请专利范围第15项所述之动态随机存取记忆体之电容的制造方法,其中该介电层之材质为氧化钽。19.如申请专利范围第15项所述之动态随机存取记忆体之电容的制造方法,其中在步骤k中形成该上电极之方法系为沈积一层氮化钛层以形成该上电极。图式简单说明:第一图系一般动态随机存取记忆体中一记忆单元的电路示意图。第二图系绘示一种习知具平坦型电容之动态随机存取记忆体之剖面图。第三图系绘示一种习知具叠层型电容之动态随机存取记忆体之剖面图。第四图系绘示一种习知具沟槽型电容之动态随机存取记忆体的剖面图。第五图A-第五图F系绘示依照本发明之较佳实施例一的一种动态随机存取记忆体之电容的制造流程剖面图。第六图A-第六图C系绘示依照本发明之较佳实施例二的一种动态随机存取记忆体之电容的制造流程剖面图。 |
