| 主权项 |
1.一种改良式半导体元件浅沟槽隔离区(shallowtrenchisolation)之制造方法,包括下列步骤:依序形成一垫氧化层和一氮化矽层,覆盖于一半导体基底表面上;在该垫氧化层和氮化矽层中定义出稀疏与紧密的开口,露出该半导体基底欲形成元件隔离区的部分;利用该垫氧化层和氮化矽层当作罩幕,蚀刻该半导体基底以形成稀疏与紧密的沟槽,藉以分隔出宽与窄的基底区域;施行一高密度电浆化学气相沈积程序,以形成一氧化层填满该些沟槽并延伸覆盖在该氮化矽层表面上;选择性地蚀刻该氧化层位于宽的基底区域上方的部分,至露出该氮化矽层为止;回蚀刻该氧化层的表层部分,以露出该氮化矽层的边缘部分;施行一等向性蚀刻程序,用以去除该氮化矽层且一并掀去其上方部分的该氧化层,而留下其填在该沟槽中的部分;以及去除该垫氧化层,完成浅沟槽隔离区之制造。2.如申请专利范围第1项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中该垫氧化层的厚度系介于50A和200A之间。3.如申请专利范围第1项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中该氮化矽层的厚度系介于500A和2000A之间。4.如申请专利范围第1项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中该些沟槽的深度系介于3000A和5000A之间。5.如申请专利范围第1项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中所称宽的基底区域系指其宽度大于两倍该氧化层厚度者,其余则为窄的基底区域。6.如申请专利范围第1项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中该高密度电浆化学气相沈积程序系使用O2和SiH4当作反应物,并施以Ar电浆溅击来沈积该氧化层。7.如申请专利范围第1项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中该回蚀刻系以乾式或湿式蚀刻程序达成的。8.一种改良式半导体元件浅沟槽隔离区(shallow trenchisolation)之制造方法,包括下列步骤:依序形成一垫氧化层和一氮化矽层,覆盖于一半导体基底表面上;在该垫氧化层和氮化矽层中定义出稀疏与紧密的开口,露出该半导体基底欲形成元件隔离区的部分;利用该垫氧化层和氮化矽层当作罩幕,蚀刻该半导体基底以形成稀疏与紧密的沟槽,藉以分隔出宽与窄的基底区域;施行一高密度电浆化学气相沈积程序,以形成一氧化层填满该些沟槽并延伸覆盖在该氮化矽层表面上;利用一反相罩幕图案,蚀刻该氧化层位于宽与窄的基底区域上方的部分,至露出该氮化矽层为止;回蚀刻该氧化层的表层部分,以露出该氮化矽层的边缘部分;施行一等向性蚀刻程序,用以去除该氮化矽层且一并掀去其上方部分的该氧化层,而留下其填在该沟槽中的部分;以及去除该垫氧化层,完成浅沟槽隔离区之制造。9.如申请专利范围第8项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中该垫氧化层的厚度系介于50A和200A之间。10.如申请专利范围第8项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中该氮化矽层的厚度系介于500A和2000A之间。11.如申请专利范围第8项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中该些沟槽的深度系介于3000A和5000A之间。12.如申请专利范围第8项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中所称宽的基底区域系指其宽度大于两倍该氧化层厚度者,其余则为窄的基底区域。13.如申请专利范围第8项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中该高密度电浆化学气相沈积程序系使用O2和SiH4当作反应物,并施以Ar电浆溅击来沈积该氧化层。14.如申请专利范围第8项所述一种改良式半导体元件浅沟槽隔离区之制造方法,其中该回蚀刻系以乾式蚀刻程序达成的。图式简单说明:第一图A和第一图B均为剖面图,绘示习知利用化学性机械研磨程序进行平坦化之浅沟槽隔离区制程;第二图A和第二图D均为剖面图,绘示根据本发明改良方法一较佳实施例的制造流程;以及第三图A和第三图D均为剖面图,绘示根据本发明改良方法另一较佳实施例的制造流程。 |
