| 主权项 |
1.一种由砷化铟镓构成通道区之单原子层掺杂式电晶体元件,包括:一基板,包含砷化镓材料;一缓冲层,系成长于该基板上,包含砷化镓材料;一未掺杂层,系成长于该缓冲层之上,包含砷化镓材料;一单原子掺杂层,系位于该缓冲层与该未掺杂层之间;一通道区,系形成于该单原子掺杂区之上方,其由复数层具有不同莫耳比例之砷化铟镓所组成;一第一接触层,系成长于该通道区之上方,包含磷化铟镓材料;一第二接触层,系成长于该第一接触层之上方,包含砷化镓材料;一第一金属层,系成长于该第一接触层之上方;以及一第二金属层,系成长于该第二接触层之上方。2.如申请专利范围第1项所述之元件,其中,该基板系由半绝缘之砷化镓所组成。3.如申请专利范围第1项所述之元件,其中,该缓冲层系由无掺杂之砷化镓所组成,其厚度介于2000至10000之间。4.如申请专利范围第1项所述之元件,其中,该未掺杂层系由砷化镓所组成,其厚度介于20至100之间。5.如申请专利范围第1项所述之元件,其中,该单原子掺杂层之电性系为n型,且其中离子掺杂之浓度介于11012atoms/cm2至11013atoms/cm2之间。6.如申请专利范围第1项所述之元件,其中,该通道区具有三层厚度及莫耳比例不同的砷化铟镓,由上而下分别为In0.1Ga0.9As,其厚度介于20至100之间、In0.2Ga0.8As,其厚度介于50至150之间、以及In0.1Ga0.9As,其厚度约为30至150之间。7.如申请专利范围第1项所述之元件,其中,该第一接触层系由无掺杂之磷化铟镓(Ga0.51In0.49P)所组成,且其厚度介于100至1000之间。8.如申请专利范围第1项所述之元件,其中,该第二接触层系由n型掺杂之砷化镓(GaAs)所组成,其浓度大于31018atoms/cm3,且其厚度介于300至1000之间。9.如申请专利范围第1项所述之元件,其中,该第一金属层系由金蒸镀而成,用以作为闸极,且与上述之第一接触层间构成一肖特基接触。10.如申请专利范围第1项所述之元件,其中,该第二金属层系由金-锗-镍合金蒸镀而成,用以作为源极与汲极,且与上述之第二接触层间构成一欧姆接触。11.如申请专利范围第6项所述之元件,其中,该砷化铟镓系无掺杂任何离子。图式简单说明:第一图为本发明之结构图;第二图为本发明之传导带能带图;第三图为本发明元件之汲-源极间之电流-电压特性图;第四图为本发明元件之共源极输出电流-电压特性图;第五图为当汲-源极电压为6伏特时,汲极饱和电流密度与转导値对闸极电压之关系图;以及第六图为截止频率与最大频率对闸极电压之关系图。 |
