| 主权项 |
1.一种薄膜电阻的制作方法,该薄膜电阻系制作于一半导体晶片表面之一介电层上,该制作方法包含有下列步骤:于该介电层表面之一预定区域内形成一电阻层、一缓冲层以及一保护层,该缓冲层系位于该电阻层之上,而该保护层系位于该缓冲层之上,该缓冲层系用来缓和该保护层之热应力(thermal stress)对该电阻层所造成的影响;于该半导体晶片表面形成一绝缘层以覆盖该保护层之表面及侧缘、该缓冲层及电阻层之侧缘以及该预定区域外之介电层表面;于该绝缘层进行一乾蚀刻制程以形成二可通达至该保护层表面之孔洞,该保护层系用来保护该电阻层以避免该电阻层受该乾蚀刻制程之影响造成电浆损害(plasma damage);对该绝缘层二孔洞下之保护层进行一第一湿蚀刻制程,以形成二可通达至该缓冲层之孔洞;对该绝缘层二孔洞下之缓冲层进行一第二湿蚀刻制程,以形成二可通达至该电阻层之孔洞;于该绝缘层、保护层及缓冲层之二孔洞内各形成一可触接至该电阻层两端之导电层,用来做为该电阻层两端之电连接线。2.如申请专利范围第1项之制作方法,其中该预定区域内之电阻层、缓冲层以及保护层系以下列步骤形成:于该介电层表面形成该电阻层;于该电阻层表面形成该缓冲层;于该缓冲层表面形成该保护层;以及进行一非等向性乾蚀刻制程以去除该预定区域外之该电阻层、缓冲层以及保护层。3.如申请专利范围第1项之制作方法,其中该电阻层系以铬化矽(SiCr)所构成,该缓冲层系以化学气相沈积法(chemicalvapor deposition)所形成之氧化矽(silicon oxide)所构成,该保护层系以化学气相沈积法所形成之氮化矽(silicon nitride, SiN)所构成,该绝缘层系以化学气相沈积法所形成之氧化矽所构成。4.如申请专利范围第3项之制作方法,其中该第一湿蚀刻制程系利用磷酸(phosphoric acid, H3PO4)来做为蚀刻溶液。5.如申请专利范围第3项之制作方法,其中该第二湿蚀刻制程系利用一缓冲式氧化层蚀刻液(buffered oxideetcher,BOE)做为蚀刻溶液。6.如申请专利范围第1项之制作方法,其中该介电层系以硼磷矽玻璃(borophosphosilicate glass, BPSG)所构成。7.如申请专利范围第6项之制作方法,其中该薄膜电阻另包含有一隔绝层,设于该预定区域内并位于该电阻层与该介电电动之间,用来隔绝该介电层之硼磷矽玻璃所产生之出气(our-gassing),以避免其影响该电阻层之阻値。8.如申请专利范围第7项之制作方法,其中该隔绝层系由氮化矽或氧化矽所构成。9.如申请专利范围第1项之制作方法,其中该乾蚀刻制程另可于该预定区域外之介电层及绝缘层之上同时形成一接触洞(contact hole)。10.如申请专利范围第9项之制作方法,其中于形成该导电层时,该接触洞内会同时形成一导电层,而该接触洞内之导电层可跨越该绝层之表面而与该电阻层之一电连接线相互连通。11.一种设于一半导体晶片上之薄膜电阻,其包含有:一介电层,设于该半导体晶片表面;一电阻层,设于该介电层表面之一预定区域内;一缓冲层,设于该电阻层之上并位于该预定区域内,其包含有二以湿蚀刻制程形成之孔洞位于该电阻层两端之上;一保护层,设于该缓冲层之上并位于该预定区域内,其包含有二以湿蚀刻制程形成之孔洞位于该缓冲层之二孔洞上;一绝缘层,形成于该半导体晶片表面并覆盖于该保护层之表面及侧缘、该缓冲层及电阻层之侧缘以及该预定区域外之介电层表面,其包含有二以乾蚀刻制程形成之孔洞位于该保护层之二孔洞上,其中该绝缘层之二孔洞系与该保护层及缓冲层之二孔洞上下相互连通并通达至该电阻层两端之表面;以及二导电层,分别设于该缓冲层、保护层及绝缘层之二孔洞内并触接于该电阻层之两端,用来做为该电阻层两端之电连接线;其中该缓冲层系用来缓和该保护层之热应力对该电阻层所造成的影响,而该保护层系用来保护该电阻层以避免在以乾蚀刻制程形成该绝缘层之二孔洞时,该电阻层会受该乾蚀刻制程之影响造成电浆损害。12.如申请专利范围第11项之薄膜电阻,其中该电阻层系以铬化矽所构成,该缓冲层系以化学气相沈法所形成之氧化矽所构成,该保护层系以化学气相沈积法所形成之氮化矽所构成,该绝缘层系以化学气相沈积法所形成之氧化矽所构成,而该介电层系以硼磷矽玻璃所构成的。13.如申请专利范围第12项之薄膜电阻,其中该薄膜电阻另包含有一隔绝层,设于该预定区域之内并位于该电阻层与该介电动之间,用来隔绝该介层层之硼磷矽玻璃所产生之出气,以避免其影响该电阻层之阻値。14.如申请专利范围第13项之薄膜电阻,其中该隔绝层系由氮化矽或氧化矽所构成的。图式简单说明:第一图与第二图为习知薄膜电阻之制作方法的示意图。第三图为本发明薄膜电阻之剖面示意图。第四图至第八图为第三图所示薄膜电阻之制作方法的示意图。第九图至第十一图为本发明另一实施例之制作方法的示意图。 |
