| 主权项 |
1.一种于一电子结构上形成一多孔介电材料层之方法,其至少包括下列步骤:提供一完成前制程之电子基板;沉积一非多孔介电材料层于该完成前制程电子基板之顶端;在一不高于250℃之第一温度下固化该电子基板;定义并图案化该非多孔介电材料层;及以高于该第一温度之第二温度来固化该电子基板来将该非多孔介电材料转化为一多孔介电材料。2.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,其中该非多孔介电材料实质上为一双相材料,而该多孔介电材料实质上为一单相材料。3.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,其中该非多孔介电材料为一低沸腾温度与一高沸腾温度之物理混和物。4.如申请专利范围第3项所述之于一电子结构上形成一多孔介电材料层之方法,其中该高沸腾温度材料会于该第一固化温度下凝固成一固体,该低沸腾温度材料会于该第二固化温度下挥发。5.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,更包括形成一光罩层在该非多孔介电材料层之顶端之步骤。6.如申请专利范围第5项所述之于一电子结构上形成一多孔介电材料层之方法,更包括形成该光罩层之材料是选自由SiO2.Al2O3.Si3N4.SiC和SiCOH所组成之族群。7.如申请专利范围第5项所述之于一电子结构上形成一多孔介电材料层之方法,更包括形成该光罩层至一不超过100nm之厚度步骤。8.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,更包括提供一完成前制程之矽晶圆步骤。9.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,其中该第一温度是约于100℃至250℃,而该第二温度是大于250℃。10.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,更包括微影定义和图案化该非多孔介电材料步骤。11.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,更包括使用旋转涂布之方法沉积该非多孔介电材料步骤。12.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,其中该多孔材料会形成一具有孔隙量范围约从0.1%至50%。13.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,其中该多孔介电材料会形成一较佳具有孔隙量范围约从5%至30%。14.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,更包括沉积一非多孔介电材料在一约100nm至1000nm之厚度范围。15.如申请专利范围第1项所述之于一电子结构上形成一多孔介电材料层之方法,其中该非多孔介电材料是选自甲基之矽酸盐类、含氢矽酸盐类、苯并环丁烯、矽石和芳香热固聚合物,如SiLK和Flare和至少一自然具孔之聚合物。16.一种于一电子结构上形成一多孔介电材料层之方法,至少包括下列步骤:提供一已以建立元件于其上之电子结构;沉积一由高沸腾温度材料和低沸腾温度材料所组成之双相介电材料于该电子结构之顶端;在第一温度下对该电子结构进行退火,其中该第一温度时于该高沸腾温度材料之固化温度和该低沸腾温度材料之沸腾温度间;微影定义并图案化该双相介电材料;及在第二温度下对该电子结构进行退火,以形成一单相充满孔隙之介电材料,而该第二温度不小于该低沸腾温度材料之沸腾温度。17.如申请专利范围第16项所述之于一电子结构上形成一多孔介电材料层之方法,其中该第一温度之温度范围约为100℃至250℃之间,而该第二温度大于250℃。18.如申请专利范围第16项所述之于一电子结构上形成一多孔介电材料层之方法,其中该高沸腾温度材料会于该第一退火温度固化成一固体,该低沸腾温度材料会于该第二退火温度挥发。19.如申请专利范围第16项所述之于一电子结构上形成一多孔介电材料层之方法,更包括形成一光罩层在该非多孔介电材料层之顶端之步骤。20.如申请专利范围第16项所述之于一电子结构上形成一多孔介电材料层之方法,更包括形成该光罩层之材料是选自由SiO2.Al2O3.Si3N4.SiC和SiCOH所组成之族群。21.如申请专利范围第16项所述之于一电子结构上形成一多孔介电材料层之方法,更包括形成该光罩层至一不超过100nm之厚度步骤。22.如申请专利范围第16项所述之于一电子结构上形成一多孔介电材料层之方法,其中该第一温度是约于100℃至250℃,而该第二温度是大于250℃。23.如申请专利范围第16项所述之于一电子结构上形成一多孔介电材料层之方法,更包括使用旋转涂布之技术沉积该双相介电材料至一厚度约于100nm至1000nm间步骤。24.如申请专利范围第16项所述之于一电子结构上形成一多孔介电材料层之方法,其中该单相充满孔隙之介电材料包括一孔隙量范围约从0.1%至50%。25.如申请专利范围第16项所述之于一电子结构上形成一多孔介电材料层之方法,其中该单相充满孔隙之介电材料包括一孔隙量范围约从5%至30%。26.一种具多孔介电材料层形成于其上作为电子绝缘层之电子结构,该结构至少包括:一完成前制程之电子基板;一多孔介电材料,其具有孔隙量范围从0.1%至50%,其被形成并图案化于该完成前制程电子板上;及一导电金属,填满形成于该多孔介电材料层上之该图案。27.如申请专利范围第26项所述之具多孔介电材料层形成于其上作为电子绝缘层之电子结构,其中该多孔介电材料具有约1至3之介电常数。28.如申请专利范围第26项所述之具多孔介电材料层形成于其上作为电子绝缘层之电子结构,其中该多孔介电材料较优地具有约1.3至2.6之介电常数。29.如申请专利范围第26项所述之具多孔介电材料层形成于其上作为电子绝缘层之电子结构,其中该导体金属于该电子结构中之两导体区域间形成一内连接。30.如申请专利范围第26项所述之具多孔介电材料层形成于其上作为电子绝缘层之电子结构,其中该导体金属于该电子结构中之单镶嵌结构形成一内连接。31.如申请专利范围第26项所述之具多孔介电材料层形成于其上作为电子绝缘层之电子结构,其中该导体金属于该电子结构中之双镶嵌结构形成一内连接。32.如申请专利范围第26项所述之具多孔介电材料层形成于其上作为电子绝缘层之电子结构,其中该导体金属为铜或铝。33.一种于一半导体结构上形成一双镶嵌内连接之方法,至少包括下列步骤:提供一已完成前制程之半导体基板;沉积一包括孔形成媒介物之非多孔介电材料层在该完成前制程之半导体基板顶端;沉积一光罩层在该非多孔介电材料层上;形成一双镶嵌内连接洞于该非多孔介电材料层;以电子导体金属填满该双镶嵌内连接洞;以蚀刻制程移除该光罩层;以一足够高之温度固化该半导体基板,以从该非多孔介电材料挥发该孔形成媒介物,并形成一多孔介电材料;平坦化该半导体基板;及沉积一介电材料层于该半导体基板上。34.如申请专利范围第33项所述之于一半导体结构上形成一双镶嵌内连接之方法,其中该非多孔介电材料是选自由甲基之矽酸盐类(MSSQ)、含氢矽酸盐类(HSQ)、苯并环丁烯、矽石和芳香热固聚合物,如SiLK和Flare所组成之族群。35.如申请专利范围第33项所述之于一半导体结构上形成一双镶嵌内连接之方法,其中该孔形成媒介物为一聚合材料。36.如申请专利范围第33项所述之于一半导体结构上形成一双镶嵌内连接之方法,其中该光罩层之材料是选自由SiO2.Al2O3.Si3N4.SiC和SiCOH所组成之族群。37.如申请专利范围第33项所述之于一半导体结构上形成一双镶嵌内连接之方法,其中所沉积之该光罩层厚度不超过100nm。38.如申请专利范围第33项所述之于一半导体结构上形成一双镶嵌内连接之方法,更包括使用乾蚀刻或湿蚀刻技术移除该光罩层。39.如申请专利范围第33项所述之于一半导体结构上形成一双镶嵌内连接之方法,更包括在一大于250℃之温度下固化该半导体基板之步骤。40.如申请专利范围第33项所述之于一半导体结构上形成一双镶嵌内连接之方法,更包括以旋转涂布之技术沉积该包括孔形成媒介物之非多孔介电材料层至一厚度范围为100nm至1000nm。41.如申请专利范围第33项所述之于一半导体结构上形成一双镶嵌内连接之方法,其中所形成之该多孔介电材料具有一孔隙量范围约从0.1%至50%。42.一种于一半导体结构上形成一双镶嵌内连接之方法,至少包括下列步骤:提供一已完成前制程之半导体基板;沉积一包括孔形成媒介物之非多孔介电材料层在该完成前制程之半导体基板顶端;沉积一光罩层在该非多孔介电材料层上,该光罩层对该孔形成媒介物为可透性;形成一双镶嵌内连接洞于该非多孔介电材料层;以电子导体金属填满该双镶嵌内连接洞;平坦化该半导体结构;以一足够高之温度固化该半导体基板,以使得该孔形成媒介物从该非多孔介电材料之该光罩层逃离,并形成一多孔介电材料;及沉积一介电材料层于该半导体基板上。43.如申请专利范围第42项所述之于一半导体结构上形成一双镶嵌内连接之方法,更包括以旋转涂布技术沉积一包括孔形成媒介物之非多孔介电材料。44.如申请专利范围第42项所述之于一半导体结构上形成一双镶嵌内连接之方法,更包括沉积该包括孔形成媒介物之非多孔介电材料层至一厚度范围为100nm至1000nm。45.如申请专利范围第42项所述之于一半导体结构上形成一双镶嵌内连接之方法,其中该非多孔介电材料是选自由甲基之矽酸盐类(MSSQ)、含氢矽酸盐类(HSQ)、苯并环丁烯、矽石和芳香热固聚合物,如SiLK和Flare所组成之族群。46.如申请专利范围第42项所述之于一半导体结构上形成一双镶嵌内连接之方法,其中该孔形成媒介物为一自然界聚合材料,可于超过250℃之温度挥发。47.如申请专利范围第42项所述之于一半导体结构上形成一双镶嵌内连接之方法,其中该光罩层对该孔形成媒介物是可透性,其材料是选自由甲基之矽酸盐类(MSSQ)、含氢矽酸盐类(HSQ)、SiCOH和如钻石结构之碳(DLC)。48.如申请专利范围第42项所述之于一半导体结构上形成一双镶嵌内连接之方法,更包括了沉积该光罩层至不超过100nm之厚度。49.如申请专利范围第42项所述之于一半导体结构上形成一双镶嵌内连接之方法,更包括在一大于250℃之温度下固化该半导体结构之步骤。50.如申请专利范围第42项所述之于一半导体结构上形成一双镶嵌内连接之方法,更包括所形成之该多孔介电材料具有一孔隙量范围约从0.1%至50%。图式简单说明:第1图系为本发明创新方法在一单相嵌内连接结构中形成一多孔介电材料层之制程流程。第2图系一其内层介电层,同时一硬罩幕层形成于顶端之本发明半导体结构之放大剖面图。第3图系于第2图之本发明结构上形成一光阻层,同时进行图案化之放大剖面图。第4图系于第3图之本发明结构上形成一图案化硬罩幕层之放大剖面图。第5图系于第4图之本发明半导体结构上形成一图案化内层介电层且移除光阻层之放大剖面图。第6图系于第5图之本发明半导体结构上形成一线性层沉积和一进行镀铜填满介层开口之放大剖面图。第7图系于第6图之本发明半导体结构上平坦化一铜层,且形成一盖层之放大剖面图。第8图系于第7图之本发明半导体结构,在一高温退火后来转换这内层介电层成为一多孔性材料之放大剖面图。 |
