发明名称 具有与半导体接触之一多层绝缘体之半导体记忆装置
摘要
申请公布号 TW018941 申请公布日期 1975.07.01
申请号 TW06310334 申请日期 1974.02.25
申请人 西屋电器公司 发明人 DAVID MC ELROY BOULIN;DAWON KAHNG;JOSEPH RAYMOND LIGENZA;WILLIAM JOSEPH SUNDBURG
分类号 H01L29/34 主分类号 H01L29/34
代理机构 代理人 林敏生 台北巿南京东路二段一二五号七楼伟成第一大楼
主权项 1﹒一种记忆结构,系由一半导体,一与半导体一表面接触之第一绝缘体,以及一耦接以与该第一绝缘体形成一界面区域之第二绝缘体所形成者,其特征在于,该界面区域上原子地或分子地分散有表面密度为每平方厘米约1X10^─14到2X10^15个原子或分子的金属杂质,而不形成其本身之费米能阶(Fermilevel),以于该界面区域中提供捕捉电荷之能量状态者。2﹒根据请求专利部份第1项所述之装置,其特征在于该第一及第二绝缘体之界面区域延伸入该第二绝缘体内大约有50埃或较其为小之一段长度。3﹒根据请求专利部份第1项所述之装置,其特征在于该金属杂质实际上系钨原子者。4﹒根据请求专利部份第1项所述之装置,其特征在于该杂质实质上系钽原子者。5﹒根据请求专利部份第1项所述之装置,其特征在于该杂质实质上系铂原子者。6﹒根据请求专利部份第1项所述之装置,其特征在于该杂质实质上系铌原子者。7﹒根据请求专利部份第1项所述之装置,其特征在于该杂质实质上系铱原子者。8﹒根据请求专利部份第1项所述之装置,其特征在于该杂质实质上系一由钨、铂、铌以及铱以任何比例混合而成之混合物者。9﹒根据请求专利部份第1项所述之装置,其特征在于该半导体系为矽,该第一绝缘体系为二氧化矽而该第二绝缘体系为氮化矽或氧化铝者。
地址 日本东京都品川区北品川6丁目7番35号