| 主权项 |
1.一种「高容量软性磁碟机微处理器控制程式 ( CP/M:Control Programfor Microprocessor )操作系统周边卡,包括:一磁碟机控制器 ( Floppy DiskController );一并列输出入埠( Parallel Input/Output ),与磁碟机控制器耦连;一磁碟机介面( Disk Driver Inter-face ),分别与该磁碟机控制器,并列输出入埠耦连;一资料分离器( DataSeparator ),耦连于磁碟介面与磁碟机控制器之间;一时脉产生器 ( Clock Generator),分别与磁碟机控制器及资料分离器耦连;一中央微处理器介面 ( CentralProcessing Unit Interface ),具有一位址选择器 (Address Selecti-on ),一资料通路缓冲器 (Data BusBuffer ),以及一待发时序电路 (Wait Timing Circuit) ,资料通路缓冲器分别与位址选择路、待发时序电路耦连,而该中央微处理器介面分别与磁碟机控制器,并邛输出入埠耦连;其特征系在于:资 料分离装置系藉预存于记忆器之状态表及计数器的配合,依据由磁碟机读取来之讯号,提供动态改变的资料窗,使资料脉冲恰能落入资料窗内,俾准确达成资料分离;待发时序电路装置系藉数位逻辑电位的逻辑动作与该磁碟机控制器及中央微处理器之配合达成该微处理机介面两方之资料 (Data )的传递时序为其特征者。2.依据请求专利部份第1.项所述之「高容量软性磁碟机微处理器控制程式操作系统周边卡」,该资料分离器具有一可程式仅读记忆器、一闩锁、二正反器、一及闸与一反闸,一输入讯号由该磁碟机控制器之脚 VFOE/WF而来经反闸,输入第一正反器D 端及第二正反器PR 端,另一由磁碟机送来之输入讯号,作为第一正反器时脉端之输入,该第一正反器Q 端输出与该闩锁D5 脚耦接,该第一正反器CLR端接受闩锁 Q5 脚之输出讯号,该闩锁脚D1至D4 分别与该记忆脚D0至D3 耦接,该闩锁脚Q1 至Q5分别与该记忆器A0至A4耦接,该闩锁脚Q5与轮出给其脚 D6 作为输入,该及闸与该闩锁耦连作为输入讯号,其输出端与磁碟机控制器脚RAW READ 耦连,该第二正反器由闩锁脚Q4 或该记忆器脚 D3 作为时脉之输入,其输Q 端与其 D 端耦连作为D 端之输入,且该 Q 端与磁碟机控制器脚RCLK耦连,且该记忆器储存一状态表,俾依磁碟机读来之讯号产生动态之追踪,提供磁碟机而来讯号之再生讯号一准确之资料窗为其特征者。3.依据请求专利部份第1.项所述之「高容量软性磁碟机微处理器控制程式操作系统周边卡」,该中央微处理器介面之待发时序电路具有一正反器、二及闸、一或闸、三反或闸及二反闸,该或闸两输入端分别与磁碟机控制器脚 DATA REOUEST 及 INTERRUPTREOUEST 耦连,且分别与并列输入埠之脚PBO 及 PB7 耦连,该或闸之输出作为第一反或闸之一输入,该第一反闸之输入与中央微处理器之脚RESET 耦连,其输出亦作为第一反或闸之输入,第一反或闸之输出则与该正反器 CLR 端耦接 ,第二反或闸之输入分别与并列输出入埠之脚PC4及CS耦接,其输出端与第一及闸之输入耦接,第三反或闸之输入与中央微处理机脚 AI 及 IOREO 耦接,其输出端与第一及闸之另一输入耦接,第一及闸之输出分别与第一正反器之时脉及第二及闸之一输入耦接,该正反器之D端接一正电位作为高电位(1)之状态,其Q端与第二及闸之另一输入耦连,第二及闸之输出与第二反闸之输入耦接,该反闸之输出与中央微处理机脚WAIT 耦接,俾达成磁碟机控制器与中央微处理器间能简易妥善转资料为其特征者。4.依据请求专利部份第1.项所述之「高容量软性磁碟机微处理器控制程式操作系统周边卡」,可设有磁碟选择安置 ( DRIVER SELECTOR ),该磁碟选择装置分别与并别输入埠及磁碟机介面耦连,俾能选择使用磁碟机者为其特征者。5.依据请求专利部份第1.项所述之「高容量软性磁碟机微处理器控制程式操作系统周边卡」,可设有一马达延迟装置 ( Motor on Delay ),该马达延迟装置分别与并列输出入埠及磁碟机介面耦连,俾延迟磁碟片之运转动作以增进磁碟输出、输入之效率为其特征者。 |
