| 摘要 |
L'invention concerne une mémoire non volatile comprenant : un premier élément résistif comportant un premier et un deuxième nœud ; un circuit de programmation (302, 304) pour programmer le premier élément résistif pour prendre l'un d'un premier et d'un deuxième état résistif (LRS, HRS), le circuit de programmation comprenant : - un premier miroir de courant (306, 312) couplé à un premier rail de tension d'alimentation (VDDH) et ayant une première branche (312) couplée au premier nœud de l'élément résistif, et une deuxième branche (306) couplée à une première source de courant (310) ; et - un premier transistor (326) couplant le deuxième nœud du premier élément résistif à un deuxième rail de tension alimentation (GND). |
