主权项 |
1. 一种应用于超大型积体电路之金属线结构,包括:一具有半导体元件结构之基板;以及一波浪形图样形成于该基板上;其中,该波浪形图样系由具有重复波形之波浪形图样之高低起伏之一基层和其上方之一金属线所形成,藉以减低该基板之压缩应力及该金属线拉力之作用。2. 如申请专利范围第1项所述之结构,其中该基层上具有重复波形之波浪形高低起伏系利用选自矽氧化物、磷矽玻璃(phosphosilicate glass)硼磷矽玻璃(Borophosphosilicate glass)及复晶矽所成之群体之一者或多者所构成。3. 如申请专利范围第1项所述之结构,其中,该基层上具有重复波形之波浪形高低起伏系利用一大接点上之复数个接触窗所构成,其中,该复数个接触窗之接触面积总和实质上等于该大接点之接触面积。4. 如申请专利范围第1项所述之结构,其中,该波浪形之高低起伏之波长介于1至10m。5. 如申请专利范围第1项所述之结构,其中,该波浪形图样仅形成于该积体电路周围部分。6. 如申请专利范围第1项所述之结构,其中,该波浪形图样系形成于该积体电路之周围及中央部分。7. 如申请专利范围第1项所述之结构,其中,该金属线之厚度小于其宽度。8. 如申请专利范围第1项所述之结构,其中,该金属线系藉由一在水平方向上具有重复波形之蛇形图样光罩所定义,以在该积体电路上形成兼具蛇形与波浪形图样之金属线。9. 一种应用于超大型积体电路之金属线结构,包括:一具有半导体元件结构之基板;以及该基板上具有重复波形蛇形图样之一金属线;其中,该蛇形之金属线系用以减低该基板压缩应力及该金属线拉力之作用。10. 如申请专利范围第9项所述之结构,其中,该金属线之厚度大于其宽度。11. 如申请专利范围第9项所述之结构,其中,该重复波形之蛇形图样之高低起伏波长介于1至10m。12.如申请专利范围第9项所述之结构,其中,该蛇形图样仅形成于该积体电路周围部分。13. 如申请专利范围第9项所述之结构,其中,该蛇形图样系形成于该积体电路之周围及中央部分。14. 一种应用于超大型积体电路之金属线结构,包括:一具有半导体元件结构之基板;一基层覆盖该基板,该基层具有复数波形之波浪形图样以及复数接触窗;以及一金属层于该基层上方,藉由穿过该等接触窗而达成减低该基板压缩应力与该金属线拉力之作用。15. 如申请专利范围第14项所述之结构,其中,该金属层系藉由在一水平方向上具有复数个波形之蛇形图样光罩而定义,以于该积体电路上形成兼具蛇形与波浪形之金属线。16. 如申请专利范围第15项所述之结构,其中,该金属线之波浪形及蛇形波长皆系介于1至10m。图示简单说明:第1A,1B,1C及1D图为显2示习知技术金属线形成后晶片冷却造成应力之横截面图;第2A及2B图为显示一较佳实施例中金属线形成后晶片冷却造成应力之横截面图;第3图为超大型积体电路之顶视图;第4A图为一波浪形金属线之示意图;第4B图为一蛇形金属线之示意图;第4C图系一同时为波浪形及蛇形金属线之示意图;第5图显示一习知方法形成之金属线之横截面图;第6图显示一本创作较佳实施例之金属线之横截面图;第7A图显示习知技术在VLSI周围接合片(bonding pad)上之接触示意图;第7B图显示本创作一较佳实施例中,在VLSI周围接合片上接触之示意图;第8A图为第7A图所示之习知接触之横截面图;以及第8B图为第7B图所示一本创作较佳实施例之接触之横截面 |