| 主权项 |
1.一种熔断电路,其特征为具备有:可熔断线路;用来输出回应该可熔断线路之熔断状态之第一、第二比较信号之比较电压输出部;用来根据输入信号而熔断该可熔断线路之熔断致能部;以及藉由比较该第一、第二比较信号而输出根据该可熔断线路之熔断状态之熔断信号之比较部。2.如申请专利范围第1项之熔断电路,其中该比较电压输出部系由将预定偏压电压接受于基极而运作之电晶体,及连接于该电晶体之射极而以互异的电压电平分压输出第一、第二比较信号之串联而成之电阻所构成。3.如申请专利范围第1项之熔断电路,其中该熔断致能部系包括将输入信号接受于闸极而运作之MOS电晶体;由该MOS电晶体驱动之第一电晶体;以及由该第一电晶体所驱动而用来熔断可熔断线路之第二电晶体而构成。4.如申请专利范围第3项之熔断电路,其中该熔断致能部更包括连接于将输入信号接受于闸极而运作之MOS电晶体而对第一电晶体之基极提供偏压电压之第一电阻,以及连接于该第一电晶体之射极而对用来熔断可熔断线路之第二电晶体之基极提供偏压电压之第二电阻。5.如申请专利范围第1项之熔断电路,其中该比较部系由:用来输入根据比较电压部之第一、第二比较信号而加以比较之第一部,以及用来回应该第一部之输出而输出熔断信号之第二部所构成。6.如申请专利范围第5项之熔断电路,其中该比较部之第一部系由:将预定偏压电压接受于闸极而运作之第一MOS电晶体,以及并联于该第一MOS电晶体而将第一、第二比较信号分别输入于闸极之第2.第3MOS电晶体所构成。7.如申请专利范围第6项之熔断电路,其中比较部之第2部系由:将预定偏压电压接受于闸极而运作之第四MOS电晶体;分别连接于第一部之第二、第三MOS电晶体而将该第二MOS电晶体之输出输入于基极之第一、第二电晶体;以及连接于该第四MOS电晶体而将该第一部之第三MOS电晶体之输出输入于基极之第三电晶体所构成。8.如申请专利范围第1项之熔断电路,其中可熔断线路系由聚矽酮膜或金属膜所形成。9.如申请专利范围第1项之熔断电路,其中可熔断线路系使用齐纳二极管。10.一种熔断电路,其特征为具备有:可熔断线路;用来根据输入信号而熔断该可熔断线路之熔断致能部;将电源电压加以分压而输出第一、第二分压信号之比较电压输出部;设在该比较电压输出部之第一分压信号输出端和该可熔断线路之间,而用来将该可熔断线路之电阻値变换为一定値以上之状态当做熔断而检测之熔断状态检测部;以及将该熔断状态检测部之输出作为第一比较信号而输入且将该第二分压信号作为比较信号而输入,并根据这些输入之比较结果而输出根据该可熔断线路之熔断状态之熔断信号之比较部。11.如申请专利范围第10项之熔断电路,其中该比较电压输出部系由:在集极施加电源电压,将预定偏压电压施加于基极而运作之电晶体;以及设在该电晶体之射极和接地电源之间而用来输出第一分压信号之第一电阻及用来输出第二分压信号之第二电阻所构成。12.如申请专利范围第11项之熔断电路,其中该比较电压输出部之第一电阻及第二电阻具有相同的电阻値。13.如申请专利范围第10项之熔断电路,其中该熔断状态检测部系由连接于比较电压输出部和可熔断线路间之熔断状态检测用之电阻所构成。14.如申请专利范围第13项之熔断电路,其中熔断状态检测用之电阻具有与应判断为熔断之可熔断线路之电阻値相同之电阻値。15.如申请专利范围第10项之熔断电路,其中该熔断致能部系包括:藉输入信号之控制而动作之第一电晶体;由该第一电晶体驱动之第二电晶体;以及由该第二电晶体所驱动而用来熔断可熔断线路之第三电晶体而构成。16.如申请专利范围第15项之熔断电路,其中该熔断致能装置更包括连接于藉输入信号之控制而运作之第一电晶体,而对于第二电晶体提供偏压电压之第一电阻,以及连接于该第二电晶体而对于第三电晶体提供偏压电压之第二电阻。17.如申请专利范围第10项之熔断电路,其中该比较部系由:用来输入根据熔断状态检测部之第一比较信号及根据比较电压输出部之第二比较信号而加以比较之第一部;以及用来回应该第一部之输出而输出根据熔断信号之第二部所构成。18.如申请专利范围第17项之熔断电路,其中该比较部之第一部系由:由预定之偏压电压所控制之第一电晶体;连接于该第一电晶体而由第一比较信号所控制之第二电晶体;以及连接于该第一电晶体而由第二比较信号所控制之第三电晶体所构成。19.如申请专利范围第17项之熔断电路,其中该比较部之第二部系由:由预定之偏压电压所控制之第四电晶体;分别连接于第一部之第二、第三电晶体而由该第二电晶体之输出所驱动之第五、第六电晶体;以及连接于该第四电晶体而由该第三电晶体之输出所驱动之第七电晶体所构成。20.如申请专利范围第10项之熔断电路,其中可熔断线路系由聚矽酮膜或金属膜所形成。21.如申请专利范围第10项之熔断电路,其中可熔断线路系使用齐纳二极管。22.一种半导体装置,包括:分别连接于各装置端子而设,而藉对于其中之一装置之端子供应电源即可选择之多数个可熔断线路;以及分别对于这些可熔断线路而设,用来根据输入信号将被选择之该可熔断线路加以熔断之多数个熔断电路;而可向应该可熔断线路之熔断状态所输出之信号而作特性调整者。图示简单说明:图1为表示依照本发明之熔断电路之第一实施形态方块图。图2为表示图1之熔断电路之具体构成例电路图。图3为表示本发明之熔断电路之第二实施形态方块图。图4为表示图3之熔断电路之具体构成例电路图。 |
