| 主权项 |
1.一种积体电路之隧道氧化层的制造方法,系包含:a.形成一层氧化层于半导体矽基板表面;b.依序进行至少二次微影及蚀刻技术,将所述氧化层打开一个窗口,并在该氧化层与窗口接触处,形成至少二阶的阶梯状;c.长出一层隧道氧化层于所述窗口的半导体矽基板表面。2.如申请专利范围第1项所述之积体电路之隧道氧化层的制造方法,其中所述氧化层的厚度介于200到500埃之间。3.如申请专利范围第1项所述之积体电路之隧道氧化层的制造方法,其中所述隧道氧化层的厚度介于70到100埃之间。4.一种积体电路之隧道氧化层的制造方法,系包含:a.形成一层第一氧化层于半导体矽基板表面;b.于微影时,过度曝光,接着进行蚀刻将所述第一氧化层打开一个较理想値略大的窗口;c.形成一层第二氧化层所述第一氧化层和半导体矽基板表面;d.利用微影及蚀刻技术,将所述第二氧化层打开一个窗口,所述第一和第二氧化层与窗口接触窗口接触处为一阶梯状;e.长出一层隧道氧化层于所述窗口的半导体矽基板表面。5.如申请专利范围第4项所述之积体电路之隧道氧化层的制造方法,其中所述第一氧化层的厚度系介于100到300埃之间。6.如申请专利范围第4项所述之积体电路之隧道氧化层的制造方法,其中所述第二氧化层的厚度系介于100到200埃之间。7.如申请专利范围第4项所述之积体电路之隧道氧化层的制造方法,其中所述隧道氧化层的厚度系介于70到100埃之间。8.一种积体电路氧化层的结构,系包含:一隧道氧化层于半导体矽基板表面;二氧化层于所述隧道氧化层表面,其中该氧化层与隧道氧化层接触处,为至少二阶具有高度差的阶梯。9.如申请专利范围第8项所述之积体电路氧化层的结构,其中所述氧化层的厚度系介于200到500埃之间。10.如申请专利范围第8项所述之积体电路氧化层的结构,其中所述隧道氧化层的厚度系介于70到100埃之间。图示简单说明:第一图至第二图为习知技艺形成隧道氧化层的制程剖面图。第三图至第五图为本发明实施例形成隧道氧化层的制程剖面图。第四图为本发明实施例蚀刻氧化层所使用之光罩示意图。第六(A)至六(C)图为本发明替代实施例形成隧道氧化层的制程剖面图。 |
