发明名称 动态随机存取记忆体电容器的制造方法
摘要 本发明提供一种具角状区双凹槽型的DRAM电容器之制造方法,此结构可以在DRAM电容器之元件尺寸缩小的情况下,仍能有效提高电容器的电容量。首先于接触窗开口区之导电材质填入的过程中,形成具有角状的导电插塞。接着于包含此角状导电插塞的电容器下电极区域,移除部份绝缘层,以形成双凹槽型的结构。然后于双凹槽内的绝缘层表面覆盖一层导电层,并与角状导电插塞的部份做电性接触,以形成电容器的下电极。
申请公布号 TW393771 申请公布日期 2000.06.11
申请号 TW087112421 申请日期 1998.07.29
申请人 联华电子股份有限公司 发明人 吴金龙;王泉富
分类号 H01L27/108 主分类号 H01L27/108
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种DRAM电容器的制造方法,适用于形成有一MOS电晶体之一基底,该MOS电晶体包括一源极区/汲极区,该MOS电晶体上覆盖一绝缘层,于该绝缘层内形成一开口,该开口暴露出该源极区/汲极区,该DRAM电容器的制造方法包括下列步骤:形成一导电插塞填平部份该开口,用以与该源极/汲极区接触;于该开口内之该导电插塞上方该绝缘层侧壁形成一导电间隙壁;移除该电容器下电极区域之部份该绝缘层,以裸露出该导电间隙壁和部份该导电插塞;形成一第一导电层覆盖该电容器下电极区域之该绝缘层的表面,以与该导电间隙壁和该导电插塞共同形成该电容器之下电极;移除部份该绝缘层,以裸露出该电容器之下电极的表面;以及于该下电极之表面依序形成一介电层和一上电极,以完成该DRAM电容器。2.如申请专利范围第1项所述之制造方法,其中形成该导电插塞填平部份该开口的方法,更包括:形成一第二导电层覆盖该绝缘层,且填满该开口;接着进行回蚀刻制程,以暴露出该绝缘层之表面,且移除部份位于该开口内之该第二导电层,以形成该导电插塞。3.如申请专利范围第1项所述之制造方法,其中形成该导电间隙壁的方法,包括:形成一第三导电层覆盖该绝缘层且部份填入该开口内;以及进行一非等向性蚀刻制程,移除部份该第三导电层,以于该开口内之该绝缘层的侧壁形成该导电间隙壁。4.如申请专利范围第1项所述之制造方法,其中该导电插塞、该导电间隙壁和第一导电层的材质系为已掺杂的多晶矽。5.如申请专利范围第1项所述之制造方法,其中移除部份该绝缘层的方法包括湿蚀刻法。6.一种DRAM电容器的制造方法,适用于形成有一电晶体之一基底,该电晶体上覆盖一绝缘层,于该绝缘层内形成一开口,该开口暴露出该电晶体之一源极区/汲极区,该DRAM电容器的制造方法包括下列步骤:形成一第一导电层覆盖该绝缘层,且填满该开口;剥除位于该开口内之部份该第一导电层,且暴露出该绝缘层之表面,以形成一导电插塞;于该开口内之该导电插塞上方该绝缘层侧壁形成一角状导电块;移除该电容器下电极区域之部份该绝缘层,以裸露出该角状导电块和部份该导电插塞;形成一第二导电层覆盖该电容器下电极区域之该绝缘层的表面,以与该角状导电块和该导电插塞共同形成该电容器之下电极;移除部份该绝缘层,以裸露出部份该电容器之该下电极的表面;以及于该下电极之表面依序形成一介电层和一上电极,以完成该DRAM电容器。7.如申请专利范围第6项所述之制造方法,其中剥除部份该第一导电层,以形成该导电插塞的方法,包括回蚀刻制程。8.如申请专利范围第6项所述之制造方法,其中该角状导电块的形成方法,包括:形成一第三导电层覆盖该绝缘层,且部份填入该开口内;以及进行一化学机械研磨制程,以移除该绝缘层上方之该第三导电层。9.如申请专利范围第6项所述之制造方法,其中该角状导电块的形成方法,包括:形成一第三导电层覆盖该绝缘层且部份填入该开口内;以及进行一非等向性蚀刻制程,移除部份该第三导电层。10.如申请专利范围第6项所述之制造方法,其中该第一导电层、该第二导电层和该角状导电块的材质系为已掺杂的多晶矽。11.如申请专利范围第6项所述之制造方法,其中移除部份该绝缘层的方法包括湿蚀刻法。图式简单说明:第一图A至第一图G系绘示根据本发明一较佳实施例之一种DRAM电容器的制造流程剖面图
地址 新竹科学工业园区新竹巿力行二路三号