| 主权项 |
1.一种具有加快收敛速度之汉明神经网路,其迭代方式系包括有下述之步骤:(a)提供一匹配子网路,其包括N个输入节点及M个运算节点;(b)设定上述输入节点与运算节点之间的权重値;(c)提供一最大输出网路,其包括M个输出节点及一总和节点;(d)改变上述最大输出网路之每一输出节点与该总和节点之间的动态权重値(t);(e)输入一输入向量至该等输入节点,该输入向量经过运算,将结果传送至该等运算节点;(f)更新每一输出节点之数値,其中新的输出节点値Uj(t+1)系等于前一输出节点输出値Uj(t)减掉动态权重値(t)与累加所有输出节点输出値 之乘积所组成之函数値,即为(g)执行停止条件。2.如申请专利范围第1项所述之具有加快收敛速度之汉明神经网路,其中步骤(b)所述之设定权重债,系更包括有一匹配子网路的权重产生値之方式,即Wij=fractildeeji2,j=fracN2,1≦i≦N,1≦j≦M,其中Wij,代表输入节点第i个输入节点至第j运算节点的连接权重,为一权重矩阵,tildeeji乃系该等运算节点第j个模范向量之第i个元素,j为第j个模范向量之偏移项,N为输入节点数目,M为输出节点数目。3.如申请专利范围第1项所述之具有加快收敛速度之汉明神经网路,其中步骤(e)所述之该等运算节点初値系为其中Uj(t)表示在时间t该等运算节点第j个节点的输出,Xi则是输入向量X第i个元素,函数f表示是为如下:f(x)=0,若x≦0;f(x)=N,若x≧N;f(x)=x,若0<x<N等三种结果値者。4.如申请专利范围第1项所述之具有加快收敛速度之汉明神经网路,其中所述之动态权重値(t)系为一于时间t输出节点大于零的个数函数s(t)之倒数値,即此处(t)=1/s(t)之关系。5.如申请专利范围第1项所述之具有加快收敛速度之汉明神经网路,其中步骤(f)所述之停止条件,系为当网路只剩下一个节点为正数时,迭代终止,并以此节点作为网路的输出者。6.如申请专利范围第1项所述之具有加快收敛速度之汉明神经网路,其中步骤(f)所述之停止条件,系当所有网路皆为零时,迭代终止,并任选前一次迭代剩余之大于零的节点为网路的输出者。7.如申请专利范围第1项所述之具有加快收敛速度之汉明神经网路,其中步骤(f)所述之停止条件,系当网路尚有两个以上大于零的节点时,则继续迭代运算。8.如申请专利范围第1项所述之具有加快收敛速度之汉明神经网路,其中所述之模范向量乃是事先与权重矩阵成一比例关系,该匹配子网路中的权重値是由模范向量事先决定者。9.一种具有加快收敛速度之汉明神经网路,至少包括有:一匹配子网路,系包括N个输入节点及M个运算节点,并设定该等输入节点与运算节点之间的权重値,一最大输出网路,系包括M个输出节点及一总和节点,每一输出节点与该总和节点均相连接并设定有动态权重値(t),该最大输出网路系在迭代过程中,随时更新每一输出节点之数値,其中新的输出节点値Uj(t+1)系等于前一输出节点输出値Uj(t)减掉动态权重値(t)与累加所有输出节点输出値 之乘积所组成之函数値,即为10.如申请专利范围第9项所述之具有加快收敛速度之汉明神经网路,其中每一更新値等于前一节点输出値Uj(t)减掉动态权重値(t)与累加所有节点输出値之乘积所组成之函数値,此处即为 ,藉由如此控制节点値之迭代方式可确保每一次迭代皆能删除一些数値较小之接点,加快收敛速度。11.如申请专利范围第9项所述之具有加快收敛速度之汉明神经网路,其中步骤(b)所述之设定权重値,系更包括有一匹配子网路的权重产生値之方式,即Wij=fractildeeji2,j=fracN2,1≦i≦N,1≦j≦M,其中Wij,代表输入节点第i个输入节点至第j个运算节点的连接权重,为一权重矩阵,tildeeji乃系该等运算节点第j个模范向量之第i个元素,j为第j个模范向量之偏移项,N为输入节点数目,M为输出节点数目。12.如申请专利范围第9项所述之具有加快收敛速度之汉明神经网路,其中步骤(e)所述之该等运算节点初値系为其中Uj(t)表示在时间t该等运算节点 第j个节点的输出,Xi则是输入向量X 第i个元素,函数f表示是为如下: f(x)=0,若x≦O;f(x)=N,若x≧W;f(x)=x,若0<x<N等三种结果値者。13.如申请专利范围第9项所述之具有加快收敛速度之汉明神经网路,其中所述之动态权重値(t)系为一于时间t输出节点大于零的个数函数s(t)之倒数値,即此处(t)=1/s(t)之关系。14.如申请专利范围第11项所述之具有加快收敛速度之汉明神经网路,其中所述之模范向量乃是事先与权重矩阵成一比例关系,该匹配子网路中的权重値是由模范向量事先决定者。图式简单说明:第一图系为习用一般技术之汉明网路架构图。第二图系为习用一般技术之最大输出网路之电路架构图。第三图系为习用非同步汉明网路中将100个输入节点分为二组,一组50个节点,使用非同步模式最大输出网路( MAXNET)迭代的网路收敛过程图。第四图系为习用技术中非同步汉明网路将100个输入节点分为四组,一组25个节点,使用非同步模式最大输出网路(MAXNET)迭代的网路收敛过程图。第五图系为本发明实施例中所提出之最大输出网路之架构图。第六图系为本发明实施例中所述之整体类神经网路之架构图。第七图A系为对照习用技术之改良式汉明网路(IMAX)于区间[20,20+10-10]内,取1024个节点値之最大输出网路迭代的网路收敛过程图。第七图B系为利用本发明所提出之具有加快收敛速度之汉明神经网路于区间[20,20+10-10]内,取1024个节点値之最大输出网路迭代的网路收敛过程图。第八图A系为对照留用技术之改良式汉明网路(IMAX)于区间[20,20+10-15]内,取1024个节点値之最大输出网路迭代的网路收敛过程图。第八图B系为利用本发明所提出之具有加快收敛速度之汉明神经网路于区间[20,20+10-15]内,取1024个节点値之最大输出网路迭代的网路收敛过程图。第九图A系为对照习用技术之改良式汉明网路(IMAX)于区间[20,20+10-20]内,取1024个节点値之最大输出网路迭代的网路收敛过程图。第九图B系为利用本发明所提出之具有加快收敛速度之汉明神经网路于区间[20,20+10-20]内,取1024个节点値之最大输出网路迭代的网路收敛过程图。 |
