| 摘要 |
<p>본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로서, 특히, 반도체기판에 폴리실리콘층을 적층한 후, 티타늄희생산화막을 적층하고, 그 상부면에 비정질 상태의 티타늄실리사이드층을 적층하여서 후속 고온 열공정에서 티타늄희생막을 폴리실리콘층과 반응시켜 티타늄실리사이드층으로 변성시킴과 동시에 상부의 비정질 상태의 티타늄실리사이드층을 결정화시키므로써 티타늄실리사이드층에 보이드(Void)가 발생되는 것을 방지하도록 한다. 또한, 티타늄실리사이드층에 보이드가 형성되지 않으므로 식각으로 게이트전극을 형성할 때, 반도체기판에 과도한 식각 부위가 발생되는 것을 방지할 수 있다. 상기 텅스텐실리사이드층 내부에 보이드의 생성을 억제하므로 게이트산화막의 누설전류가 감소하고, 문턱전압(Threshold Voltage)과 게이트전압이 일정하게 유지되어 소자의 전기적인 특성을 향상시킬 수 있는 장점을 지닌다.</p> |
