发明名称 去除无机底层抗反射层之方法
摘要 本发明揭示一种去除无机底层抗反射层(bottom anti-reflection coating,BARC)之方法,适用于半导体积体电路之镶嵌(damascence)制程中,藉由在半导体基板上依序形成介电层及终止层(stop layer)之双层结构或依序形成终止层、介电层及终止层之三层结构以作为复合式蚀刻终止层。可在完全去除蚀刻终止层之前,完全去除含氮氧化矽(SiON)之底层抗反射层,使得在后续制程中不会造成微粒(particle)污染及防止在缺陷侦测时产生杂讯。
申请公布号 TW513747 申请公布日期 2002.12.11
申请号 TW090115583 申请日期 2001.06.27
申请人 台湾积体电路制造股份有限公司 发明人 郭正诚;陈殿豪;滕立功;谢汉铭
分类号 H01L21/027 主分类号 H01L21/027
代理机构 代理人 洪澄文 台北巿信义路四段二七九号三楼
主权项 1.一种去除无机底层抗反射层之方法,包括下列步骤:提供一基板,在上述基板上依序形成复合终止层、第一介电层及底层抗反射层;依序蚀刻上述底层抗反射层、第一介电层以形成沟槽而露出上述复合终止层表面;以及去除上述底层抗反射层及复合终止层以露出上述第一介电层及基板表面,其中在去除过程中露出上述基板表面之前已先露出上述第一介电层表面。2.如申请专利范围第1项所述之方法,其中上述复合终止层系一第一终止层及第二介电层与之双层结构。3.如申请专利范围第1项所述之方法,其中上述复合终止层系一第一终止层、第二介电层及第二终止层之三层结构。4.如申请专利范围第1项所述之方法,其中在去除上述底层抗反射层及复合终止层之后,更包括清理上述沟槽底部之蚀刻残留物的步骤。5.如申请专利范围第1项所述之方法,其中上述第一介电层系FSG与BD之至少一种。6.如申请专利范围第1项所述之方法,其中上述底层抗反射层系氮氧化矽。7.如申请专利范围第1项所述之方法,其中去除上述复合终止层及底层抗反射层系利用一乾蚀刻制程。8.如申请专利范围第2项所述之方法,其中上述第一终止层系氮化矽。9.如申请专利范围第2项所述之方法,其中上述第二介电层系FSG与BD之至少一种。10.如申请专利范围第3项所述之方法,其中上述第一及第二终止层系氮化矽。11.如申请专利范围第3项所述之方法,其中上述第二介电层系FSG与BD之至少一种。12.如申请专利范围第4项所述之方法,其中清理上述沟槽底部之蚀刻残留物系利用一乾蚀刻制程。13.一种去除无机底层抗反射层之方法,适用于双镶嵌制程中,包括下列步骤:提供一基板,在上述基板上依序形成复合终止层、复合介电层及底层抗反射层;依序蚀刻上述底层抗反射层、复合介电层以形成阶梯状轮廓之沟槽而露出上述复合终止层表面;以及去除上述底层抗反射层及复合终止层以露出上述复合介电层及基板表面,其中在去除过程中露出上述基板表面之前已先露出上述复合介电层表面。14.如申请专利范围第13项所述之方法,其中上述复合介电层系一第一介电层、第一终止层及第二介电层之三层结构。15.如申请专利范围第13项所述之方法,其中上述复合终止层系一第二终止层及第三介电层之双层结构。16.如申请专利范围第13项所述之方法,其中上述复合终止层系一第二终止层、第三介电层及第三终止层之三层结构。17.如申请专利范围第13项所述之方法,其中在去除上述底层抗反射层及复合终止层之后,更包括清理上述沟槽底部之蚀刻残留物的步骤。18.如申请专利范围第13项所述之方法,其中上述底层抗反射层系氮氧化矽。19.如申请专利范围第13项所述之方法,其中去除上述复合终止层及底层抗反射层系利用一乾蚀刻制程。20.如申请专利范围第14项所述之方法,其中上述第一及第二介电层系FSG与BD之至少一种。21.如申请专利范围第14项所述之方法,其中上述第一终止层系氮化矽。22.如申请专利范围第15项所述之方法,其中上述第二终止层系氮化矽。23.如申请专利范围第15项所述之方法,其中上述第三介电层系FSG与BD之至少一种。24.如申请专利范围第16项所述之方法,其中上述第二及第三终止层系氮化矽。25.如申请专利范围第16项所述之方法,其中上述第三介电层系FSG与BD之至少一种。26.如申请专利范围第17项所述之方法,其中清理上述沟槽底部之蚀刻残留物系利用一乾蚀刻制程。图式简单说明:第1A至1C图系绘示出习知技术之去除底层抗反射层之剖面图;第2A至2D图系绘示出根据本发明第一实施例之去除底层抗反射层之方法剖面图;第3A至3D图系绘示出根据本发明第二实施例之去除底层抗反射层之方法剖面图;第4A至4D图系绘示出根据本发明第三实施例之去除底层抗反射层之方法剖面图;第5A至5D图系绘示出根据本发明第四实施例之去除底层抗反射层之方法剖面图。
地址 新竹科学工业园区园区三路一二一号