| 摘要 |
본 발명은 아날로그 연산 회로의 소비 전력을 저감한다. 복수의 제 1 회로를 갖고, k번째(k는 자연수)의 상기 제 1 회로의 출력 단자는 k+1번째의 상기 제 1 회로의 입력 단자에 접속되고, 상기 제 1 회로의 하나는, 아날로그 신호를 유지하는 기억 회로와, 상기 아날로그 신호를 사용하여 연산 처리가 수행되는 제 2 회로와, 상기 제 2 회로로의 전력 공급을 제어하는 스위치와, 컨트롤러를 갖고, k번째의 상기 제 1 회로가 갖는 상기 스위치는, k+1번째의 상기 제 1 회로가 갖는 상기 컨트롤러에 따라 도통 상태가 제어되고, k+1번째의 상기 제 1 회로가 갖는 상기 제 2 회로에서 수행되는 상기 연산 처리는, k+1번째의 상기 제 1 회로가 갖는 상기 컨트롤러에 따라 시작하는 아날로그 연산 회로. |
