| 主权项 |
1.一种用以处理资料之装置,该装置包含:一处理器心具有N-位元之资料路径且对数个心控制信号反应;第一解码装置,用以解码一个由第一永久指令集所来之X-位元程式指令,以产生该心控制信号来触发指令使用该N-位元之资料路径;第二解码装置,用以解码一个由第二永久指令集所来之Y-位元程式指令,以产生该心控制信号来触发指令使用该N-位元之资料路径;Y比X小;以及一指令集开关,用以选择一个于接收到程式指令句之际使用第一解码装置之第一处理模态抑或选择一个于接收到程式指令句之际使用该第二解码装置之第二处理模态。2.如申请专利范围第1项所述之装置,其中该第二指令集提供一由该第一指令集所提供之子集。3.如申请专利范围第1项所述之装置,其中该第二指令集与该第一指令集不为正交。4.如申请专利范围第1项所述之装置,其中该指令集开关包含有装置反应于一指令集旗标,该指令集旗标可在使用者程式控制下被设定。5.如申请专利范围第4项所述之装置,其中该处理器心包含一程式状态暂存器,用以储存目前可应用之处理状态资料,以及一储存程式状态暂存器,该储存程式状态暂存器系在一程式例外发生造成一例外处理程式被执行时,被用以储存与一主程式有关之处理状态资料,该指令集旗标系为该处理状态资料之一部分。6.如申请专利范围第1项所述之装置,其中该处理器心包含一程式计数暂存器与一程式计数增量器,以将储存该程式计数暂存器之程式计数値增量至以指标向下一个程式指令句,该程式计数增量器于该第一处理模态施以比起该第二处理模态不同之增量步阶。7.如申请专利范围第1项所述之装置,其中在该第二指令集内至少一程式指令句比起在该第一指令集内对应的程式指令句有减少的运算元范围。8.如申请专利范围第1项所述之装置,其中该处理器心以一Y一位元资料滙流排被耦合于一记忆体系统,使得由该第二指令集来之程式指令句须有一单一取得周期,且由该第一指令集来之程式指令句须有数个取得周期。9.如申请专利范围第1项所述之装置,其中该第二解码装置再使用该第一解码装置之至少一部分。10.如申请专利范围第1项所述之装置,其中该装置为一积体电路。11.本发明提供一种资料处理之方法,该方法包含下列之步骤:替一个具有N-位元资料路径且反应于数个心控制信号之处理器心选择一个第一处理模态抑或一个第二处理模态;在该第一处理模态中,将由第一永久性指令集来之X-位元程式指令句解码,以产生该心控制信号来触发使用该N-位元资料路径之处理;以及在该第二处理模态中,将由第二永久性指令集来之Y-位元程式指令句解码,以产生该心控制信号来触发使用该N-位元资料路径之处 |
