| 主权项 |
1.一种具重新电路之动态随机存取记忆体,包含:一记忆体阵列,其包含多数个记忆体单元,每一个该记忆体单元包含:一储存电晶体用以储存一资料;一写入电晶体,根据一字元写入线之信号,以传送一位元写入线之信号至该储存电晶体;及一读取电晶体,根据一字元读取线之信号,用以传送该储存电晶体之资料至一位元读取线;及一重新电路用以锁住该位元读取线之信号,当该重新电路被开启时,该被锁住信号再传送至该位元写入线。2.如申请专利范围第1项之动态随机存取记忆体,其上述之重新电路包含:一反向器,其具有一输入端连接至该位元读取线,即一输出端连接至该位元写入线;及一控制电路,与该反向器串连,当该控制电路开启时,则该重新电路也被开启。3.如申请专利范围第2项之动态随机存取记忆体,其中上述之反向器包含一P型电晶体及一第一N型电晶体,其闸极互相连结以作为该重新电路之输入端,且汲极互相连结以作为该重新电路之输出端。4.如申请专利范围第3项之动态随机存取记忆体,其中上述之控制电路包含一第二N型电晶体。5.如申请专利范围第1项之动态随机存取记忆体,更包含多数个负载电晶体,连接至该位元读取线用以充电位于其上的信号。6.如申请专利范围第1项之动态随机存取记忆体,更包含多数个开关对,用以控制该记忆体单元之通道,当该重新电路被开启时,则该开关对被关闭。7.如申请专利范围第6项之动态随机存取记忆体,其中上述之开关对包含一第一通闸及一第二通闸,该第一通闸之一端连接至该位元写入线,且该第二通闸之一端连接至该位元读取线。8.如申请专利范围第7项之动态随机存取记忆体,更包含一写入缓冲器连接至该第一通闸之另一端。9.如申请专利范围第8项之动态随机存取记忆体,更包含一读取电路连接至该第一通闸之另一端。10.一种具重新电路之动态随机存取记忆体,包含:一记忆体阵列,其包含多数个记忆体单元,每一个该记忆体单元包含:一储存电晶体用以储存一资料;一写入电晶体,根据一字元写入线之信号,以传送一位元写入线之信号至该储存电晶体;及一读取电晶体,根据一字元读取线之信号,用以传送该储存电晶体之资料至一位元读取线;及一重新电路用以锁住该位元读取线之信号,当该重新电路被开启时,该被锁住信号再传送至该位元写入线,该重新电路包含:一P型电晶体;一第一N型电晶体,其闸极互相连结以作为该重新电路之输入端以连接至该位元读取线,且汲极互相连结以作为该重新电路之输出端以连接至该位元写入线;及一第二N型电晶体,与该第一N型电晶体串连,当该第二N型电晶体开启时,则该重新电路也被开启;多数个负载电晶体,连接至该位元读取线用以充电位于其上的信号;多数个开关对,用以控制该记忆体单元之通道,当该重新电路被开启时,则该开关对被关闭,其中上述之开关对包含一第一通闸及一第二通闸,该第一通闸之一端连接至该位元写入线,且该第二通闸之一端连接至该位元读取线;一写入缓冲器连接至该第一通闸之另一端;及一读取电路连接至该第一通闸之另一端。图式简单说明:第一图显示传统三电晶体型态的记忆体单元。第二图显示传统三电晶体型态的动态随机存取记忆体。第三图显示另一种传统三电晶体型态的动态随机存取记忆体。第四图显示根据本发明其中一实施例所提出之动态随机存取记忆体阵列。第五图A、第五图B及第五图C分别显示动态随机存取记忆体阵列400之读取、写入及重新时序图。 |
