| 主权项 |
1.一种形成的非挥发性记忆体结构于一半导体基板上的方法,该记忆体结构具有表面粗糙之穿隧氧化层,该方法至少包含:形成一氧化矽层于该半导体基板上;形成一氮化矽层于该氧化矽层上;蚀刻该氮化矽层以定义穿隧氧化区于该半导体基板上,并暴露出非穿隧氧化区上之部份该氧化矽层;实施第一次热氧化法以氧化该半导体基板上暴露于该氮化矽层的部份区域,以形成一非穿隧氧化层于该半导体基板上;去除该氮化矽层;实施离子植入法以形成杂质掺杂区该于半导体基板中,此离子植入法以该非穿隧氧化层为罩幕;实施退火制程将该植入之杂质活化并驱入该半导体基板中;去除该氧化矽层;形成一金层矽化物于该离杂质掺杂区上,于该金属矽化物与该杂质掺杂区间形成粗糙界面;去除该金属矽化物以暴露出该杂质掺杂区的粗糙表面;形成一氧化层于该杂质掺杂区上作为表面粗糙的穿隧氧化层;形成一第一导电层于该穿遂氧化层与非穿隧氧化层之上作为悬浮闸极;形成一介电层于该悬浮闸极之上;并形成一第二导电层于该介电层之上作为控制闸极。2.如申请专利范围第1项之方法,其中上述之半导体基板为P型基板。3.如申请专利范围第1项之方法,其中上述之氧化矽层厚度约为40至300埃。4.如申请专利范围第1项之方法,其中上述之第一次热氧化法约在温度摄氏800至1100度之下,于氧蒸气环境中实施。5.如申请专利范围第1项之方法,其中上述之非穿隧氧化层厚度约为300至2500埃。6.如申请专利范围第1项之方法,其中上述之植之杂质为N型杂质。7.如申请专利范围第6项之方法,其中上述之N型杂质为磷离子。8.如申请专利范围第6项之方法,其中上述之N型杂质为砷离子。9.如申请专利范围第6项之方法,其中上述之N型杂质为锑离子。10.如申请专利范围第6项之方法,其中上述之N型杂质在0.5至150KeV的能量下,以51014-51016atoms/cm2的剂量植入。11.如申请专利范围第1项之方法,其中上述之退火制程约在温度摄氏800至1150度之下实施。12.如申请专利范围第1项之方法,其中上述之金属矽化物由下列方法所形成:沈积一金属层该杂质掺杂区上;并实施一热制程以形成金属矽化物。13.如申请专利范围第12项之方法,其中上述之金属层由溅镀法(sputtering)所形成。14.如申请专利范围第12项之方法,其中上述之金属层由化学气相沈积法所形成。15.如申请专利范围第12项之方法,其中上述之热制程为高温退火制程。16.如申请专利范围第12项之方法,其中上述之热制程为快速热制程(rapid thermalprocessing, RTP)。17.如申请专利范围第1项之方法,其中上述之金属矽化物所采用的金属前导材质选自钛(Ti)、钨(W)、钽(Ta)、镍(Ni)、钼(Mo)、以及钴(Co)等材料所组成的族群。18.如申请专利范围第1项之方法,其中上述之表面粗糙的穿隧氧化层由第二次热氧化法形成。19.如申请专利范围第18项之方法,其中上述之第二次热氧化法约在温度摄氏750至1050度之下,于乾氧环境中实施。20.如申请专利范围第1项之方法,其中上述之表面粗糙的穿隧氧化层由化学气相沈积法形成。21.如申请专利范围第1项之方法,其中上述之表面粗糙的穿隧氧化层由氮化制程及氧化制程形成。22.如申请专利范围第1项之方法,其中上述之第一导电层为掺杂之N型多晶矽。23.如申请专利范围第1项之方法,其中上述之第一导电层为同步掺杂之N型多晶矽。24.如申请专利范围第1项之方法,其中上述之介电层采用五氧化二钽(Ta2O5)为材质。25.如申请专利范围第1项之方法,其中上述之介电层采用钡锶钛酸盐(barium atrontiumtitanate,BST)为材质。26.如申请专利范围第1项之方法,其中上述之介电层采用由氮化矽与氧化矽组成的复合薄膜为材质。27.如申请专利范围第1项之方法,其中上述之介电层采用由氧化矽、氮化矽与氧化矽组成的三重薄膜为材质。28.如申请专利范围第1项之方法,其中上述之第二导电层为掺杂之N型多晶矽。29.如申请专利范围第1项之方法,其中上述之第二导电层为同步掺杂之N型多晶矽。图式简单说明:第一图为根据本发明形成氧化矽层与氮化矽层于基板上的半导体晶圆剖面图;第二图为根据本发明定义穿隧氧化区于基板上的半导体晶圆剖面图;第三图为根据本发明形成一后热氧化层于基板上的半导体晶圆剖面图;第四图为根据本发明形成源极与汲极区于基板中的半导体晶圆剖面图;第五图为根据本发明实施高温热退火并去除垫氧化层的半导体晶圆剖面图;第六图为根据本发明以选择性金属沈积法形成金属矽化物时,半导体基板的剖面图;第七图为根据本发明去除金属矽化物以形成粗糙表面的半导体晶圆剖面图;第八图为根据本发明形成薄穿隧氧化层于粗糙表面上的半导体晶圆剖面图。第九图为根据本发明形成一N型多晶矽层并定义悬浮闸极的半导体晶圆剖面图。第十图为根据本发明形一超薄之内介电层于悬浮闸极上的半导体晶圆剖面图。第十一图为根据本发明形成另一N型多晶矽层并定义控制闸极的半导体晶圆剖面图。 |
