| 摘要 |
<p>(가) 원소재를 소정 형상으로 타발하여 리이드부를 형성하는 단계; (나) 상기 리이드부 표면에 와이어 본딩부를 도금하는 단계; (다) 상기 리이드부의 아랫면과 반도체 칩 표면에 접착제를 도포하여 고정하는 단계; (라) 상기 반도체 칩의 아랫면에 방열층을 형성시키는 단계: (마) 상기 도금층과 반도체 칩사이에 와이어 본딩하는 단계; 및 (바) 상기 접속된 리이드부와 반도체 칩에 봉지재를 이용하여 몰딩하는 단계를 포함하는 엘오씨(LOC)형 반도체 패키지의 제조방법에 있어서, 상기 리이드부를 형성하는 단계에서 각각의 단위 리이드의 폭은 일측을 기준으로 일순(一順) 단위 리이드와 최종 단위 리이드의 폭이 삼순(三順) 단위 리이드의 폭보다 1.4 배 이상의 폭을 가지고, 이순(二順) 단위 리이드는 삼순(三順) 단위 리이드의 폭의 0.8 내지 0.9 배의 폭을 가지며, 삼순(三順) 단위 리이드로부터 최종 단위 리이드 이전의 단위 리이드의 폭은 상호 동일한 폭을 가지거나 10 퍼센트이내의 폭 차이를 가지도록 형성되는 것을 특징으로 하는 엘오씨(LOC)형 반도체 패키지와 그 제조방법에 관한 것으로서, 단위 리이드의 폭을 달리하고, 리이드부와 반도체 칩간의 비접촉 면적을 적정거리 이격되게 유지함으로써 리이드부에 도포된 접착제의 도포층 두께가 균일하고 최소 두께를 유지할 수 있으므로 반도체 칩에 발생하는 패시베이션층 크랙같은 불량을 줄일 수 있어서, 반도체 칩 표면 손상을 줄일 수 있다.</p> |
