发明名称 半导体装置之制造方法及其制造装置
摘要 本发明之半导体装置的制造方法为一种对在表面上部分地形成有凹部之绝缘层施以复数的成膜操作以制造半导体装置之方法。本方法具备基底金属膜形成步骤、表面处理步骤和配线用金属堆积步骤;基底金属膜形成步骤系于包含前述凹部之内周面的前述绝缘层表面上形成含有高熔点金属之基底金属膜,表面处理步骤系以含有OH基之有机溶剂处理前述基底金属膜的表面,而配线用金属堆积步骤则是于表面处理后之前述基底金属膜上,以CVD法,使配线用金属堆积成至少将前述凹部内的一部分或全部予以包埋。
申请公布号 TW523555 申请公布日期 2003.03.11
申请号 TW089116103 申请日期 2000.08.10
申请人 东京威力科创股份有限公司 发明人 山崎英亮
分类号 C23C16/08 主分类号 C23C16/08
代理机构 代理人 恽轶群 台北市松山区南京东路三段二四八号七楼;陈文郎 台北市松山区南京东路三段二四八号七楼
主权项 1.一种半导体装置之制造方法,其为对于表面上部分地形成有凹部之绝缘层施以复数的成膜操作以制造半导体装置之方法中,特征在于,具备有基底金属膜形成步骤,系于包含前述凹部之内周面的前述绝缘层表面上形成含有高熔点金属之基底金属膜;和表面处理步骤,系以含有OH基之有机溶剂处理前述基底金属膜的表面;以及配线用金属堆积步骤,系于表面处理后之前述基底金属膜上,以CVD法,使配线用金属堆积成至少将前述凹部内的一部分或全部予以包埋。2.如申请专利范围第1项之半导体装置的制造方法,特征为,于前述配线用金属堆积步骤之后具有配线层形成步骤,其系以溅镀法或电镀法使配线用金属堆积而形成配线层。3.如申请专利范围第1项之半导体装置的制造方法,特征为,于前述配线用金属堆积步骤之后,备有使被包埋于前述凹部的配线用金属残留而除去堆积金属层之除去步骤,和以溅镀法或电镀法使配线用金属堆积而形成配线层之新配线层形成步骤。4.如申请专利范围第1至第3项之任一项中的半导体装置之制造方法,特征为,在前述表面处理步骤中,系使气体状的有机溶剂接触前述基底金属膜。5.如申请专利范围第1至第3项之任一项中的半导体装置之制造方法,特征为,在前述表面处理步骤中,系使液体状的有机溶剂接触前述基底金属膜。6.如申请专利范围第1至第3项之任一项中的半导体装置之制造方法,特征为,前述凹部是形成于前述绝缘层之接触孔。7.如申请专利范围第1至第3项之任一项中的半导体装置之制造方法,特征为,前述凹部是形成于前述绝缘层之通孔。8.如申请专利范围第1至第3项之任一项中的半导体装置之制造方法,特征为,前述凹部是形成于前述绝缘层之配线用沟部。9.如申请专利范围第1至第3项之任一项中的半导体装置之制造方法,特征为,前述配线用金属为Al或Cu。10.一种半导体装置之制造装置,特征在于其具备有对半导体装置材料的表面,使含有OH基之有机溶剂发生接触而实施表面处理之表面处理单元,和以CVD法使配线用金属堆积在表面处理后之前述半导体装置材料的表面之CVD成膜单元,以及连系前述表面处理单元与前述CVD成膜单元之搬送室。图式简单说明:第1图所示为用以实施根据本发明的方法之一部分步骤的制造装置之一例的概略构造图。第2(A)-(D)图为用以说明本发明之方法的实施例1之步骤图。第3(A)-(D)图为用以说明本发明之方法的实施例2之步骤图。第4(A)-(D)图为用以说明本发明之方法的实施例3之步骤图。第5图所示为比较例1中,接触孔之包埋状态的剖面图。第6(A)-(B)图为示意实施例1之铝配线层的表面与比较例1之铝配线层的表面之电子显微镜照片。第7图所示为比较例2中,接触孔之包埋状态的剖面图。第8(A)-(C)图为说明本发明之其他变形例的步骤图。
地址 日本
您可能感兴趣的专利