| 主权项 |
1.一种具有多阶输出电流之非挥发性记忆体之操作方法,该非挥发性记忆体包含有复数个记忆体单元,而该等记忆体单元之状态系包含有至少一第一写入状态(programming state)、一第二写入状态、一第三写入状态与一第四写入状态,该方法包含有:施加一第一读取电压于欲读取之该记忆体单元之一导体;施加一第二读取电压于欲读取之该记忆体单元之一汲极;以及接地欲读取之该记忆体单元之一源极,以获得一输出电流;其中该输出电流系包含有一对应于该第一写入状态之最大输出电流、一对应于该第二写入状态之第一输出电流、一对应于该第三写入状态之第二输出电流、以及一对应于该第四写入状态之第三输出电流。2.如申请专利范围第1项之方法,其中该最大输出电流系大于该第一输出电流,该第一输出电流系大于该第二输出电流,而该第二输出电流系大于该第三输出电流。3.如申请专利范围第1项之方法,其中各该记忆体单元包含有一源极、一汲极、一位于该源极与该汲极之间的通道、一位于该通道之上的第一绝缘层、一位于该第一绝缘层之上的非导体介电层、一位于该非导体介电层之上的第二绝缘层、以及一位于该第一绝缘层之上的导体,并且该非导体介电层系具有一靠近该汲极之第一区域以及一靠近该源极之第二区域。4.如申请专利范围第3项之方法,其中该第一写入状态系表示该第一区域以及该第二区域皆无注入电子,该第二写入状态系表示该第一区域有注入电子,而该第二区域无注入电子,该第三写入状态系表示该第二区域有注入电子,而该第一区域无注入电子,而该第四写入状态系表示该第一区域以及该第二区域皆有注入电子。5.如申请专利范围第3项之方法,其中该非导体介电层系由氮化矽(silicon nitride)所构成。6.如申请专利范围第3项之方法,其中该第一绝缘层及该第二绝缘层均系由二氧化矽(silicon dioxide)所构成。7.如申请专利范围第3项之方法,其中该导体系由多晶矽(polysilicon)所构成。图式简单说明:图一系为本发明中NROM记忆体单元之示意图。图二系为将电子存入记忆体单元10之第一区域22a之示意图。图三系为将电子存入记忆体单元10之第二区域22b之示意图。图四系为读取记忆体单元10之示意图。图五为本发明之记忆体单元之电子存入位置与其相对应之输出电流之表格。 |
