| 主权项 |
1﹒一种NMOSESD电路,其包含:薄氧化物电晶体,其汲极至源极路径连接于信号端子和参考电压供应器之间,并具有闸极,以及高临限电晶体,其临限电压大于预选的电源供应器电压,还有其汲极连接至该第一薄氧化物电晶体的闸极,还有其源极连接至该参考电压供应器,以及其闸极连接至该信号端子。2﹒如申请专利范围第1项之ESD电路,其又包含N井电阻在该参考电压供应器和该薄氧化物电晶体的该闸极之间相连接。3﹒如申请专利范围第1项之ESD电路,其中该高临限电阻包含埸氧化物电晶体。4﹒如申请专利范围第1项之ESD电路,其中该信号端子是输出缓冲器的输出端子。5﹒如申请专利范围第1项之ESD电路,其中该信号端子是输入信号端子。6﹒如申请专利范围第1项之ESD电路,其中该信号端子是电压参考线。7﹒一种为形成在半导体本体中的积体电路所做的NMOSESD电路,包含:薄氧化物电晶体,其汲极至源极路径连接于信号端子和参考电压供应器之间,并具有闸极,以及高临限电晶体,其临限电压大于预选的电似供应器电压,还有其汲极连接至该第一薄氧化物雷晶体的闸极,还有其源极连接至该参考电压供应器,以及其闸极连接至该信号端子。8﹒如申请专利范围第1项之ESD电路,其又包含N井电阻连接于该参考电压供应器和该薄氧化物电晶体的该闸极之间。9﹒一种用于积体电路的ESD保护的方法,包含:将来自ESD事件之电压以雷容性方式耦合至NMOS元件之闸极,'以该电容性耦合电压打开该╮@隃菺摃嶀艇鞳A将来自该ESD事件之电压经由该打开的NMOS元件释届@韘黹悁珗q压供应器,以及将在该NMOS元件闸极上的电容性耦合电压纂@孺韘僄荌悁珗q压供应器。10﹒一种用于ESD保护的方法,包含:利用来自ESD事件之电容性耦合电压以提供第一触发,释放该ESD事件的电压至参考电压供应器以回应该第一触发,利用该ESD事件电压的部分提供二次触发,以及释放该被利用的电容性耦合电压至该参考电压供应器以回应该二次触发。图示简单说明图1为一个以传统方法制造的输出缓冲级N通道下位式电晶体的横截面图。图2为一个以传统被覆式扩散方法制造的N通道下拉式电晶体的横截面图其描绘的通道反转是由ESD突波到闸极的电荷藕合所造成,图3是一个电性图其为本发明的ESD保护装置与输出缓冲器相连接的示意图。图4A偭绘出在ESD发生时NMOS元件的汲极和闸极波形。图4B描绘出在ESD发生时NMOS元件的电流对电压波形。图5A是一个电性图其为本发明的ESD保护装置与一个元件之输入缓冲器相连接的示意图。图5B是一个电性图其为本发明用做二电压之间内保护的ESD保护装置之示意图图6为一个用做本发明装置的MNOS元件和金属间极场氧化物元件的横截面图。 |
