| 主权项 |
1. 一种利用多重间隔层技术制造积体电路元件隔离区的方法,包括下列步骤:提供一矽基底;在该矽基底表面上形成一第一氧化层;在该第一氧化层表面上形成一氮化矽层;在该氮化矽层表面上形成一第二氧化层;蚀刻该第二氧化层、该氮化矽层、及该第一氧化层的指定区域至该矽基底为止,用以形成开口,露出该矽基底欲形成场氧化物的部分;利用该第二氧化层当作罩幕,蚀刻该矽基底露出的部分以形成一沟槽;在沟槽的底部和两侧壁上形成一第三氧化层;经由该开口将离子布植进入该矽基底,用以在该沟槽底部的下方形成一通道停止层;以该沟槽的两侧壁为起点,交互地形成复晶矽间隔层和氮化矽间隔层,直到该些间隔层填满该沟槽为止;去除该些氮化矽间隔层以形成介于该些复晶矽间隔层之间的间隙;氧化该些复晶矽间隔层以形成一场氧化物,其中该氧化增加的体积填满该些间隙;以及去除该第二氧化层、该氮化矽层、及该第一氧化层,完成积体电路的元件隔离区。2. 如申请专利范围第1项所述的方法,其中该第一氧化层的较佳厚度是介于50@fc(1.frch)8至200@fc(1.frch)8。3.如申请专利范围第1项所述的方法,其中该氮化矽层的较佳厚度是介于500@fc(1.frch)8至2000@fc(1.frch)8。4. 如申请专利范围第1项所述的方法,其中该第二氧化层的较佳厚度是介于500@fc(1.frch)8至1000@fc(1.frch)8。5. 如申请专利范围第1项所述的方法,其中该沟槽的较佳深度是介于4000@fc(1.frch)8至8000@fc(1.frch)8。6. 如申请专利范围第1项所述的方法,其中该第三氧化层的较佳厚度是介于300@fc(1.frch)8至800@fc(1.frch)8。7.如申请专利范围第1项所述的方法,其中该通道停止层离子布値使用硼离子,其値入离子量是介于110@su1@su3至110@su1@su4 atoms/㎝@su2,且布植能量是介于10至50 KeV。8. 如申请专利范围第1项所述的方法,其中该些复晶矽间隔层形成的步骤包括:沈积一复晶矽层覆盖在该基底上;以及以活性离子蚀刻法回蚀刻该复晶矽层,以留下该些复晶矽间隔层。9. 如申请专利范围第1项所述的方法,其中该些氮化矽间隔层形成的步骤包括:沈积一氧化矽层覆盖在该基底上;以及以活性离子蚀刻法回蚀刻该氮化矽层,以留下该些氮化矽间隔层。10. 如申请专利范围第1项所述的方法,其中该些复晶矽间隔层的高度略大于该沟槽深度的80%,且该些复晶矽间隔层的总宽度约为该沟槽宽度的77%,用以预留形成该场氧化物时体积增加所需的空间。11. 如申请专利范围第10项所述的方法,其中该些复晶矽间隔层的宽度是介于1000@fc(1.frch)8至2000@fc(1.frch)8。12. 如申请专利范围第1项所述的方法,其中以活性离子蚀刻去除该些氮化矽间隔层。13. 如申请专利范围第1项所述的方法,其中以热磷酸溶液蚀刻去除该些氮化矽间隔层。14. 如申请专利范围第1项所述的方法,其中该场氧化物是在800℃至1100℃温度下,通入含氧气体与该些复晶矽间隔层反应生成的。图示简单说明:第1A至1E图是剖面示意图,绘示习知之局部氧化方法形成隔离层的制造流程;以及第2A至2E图是剖面示意图,绘示根据本发明方法一较佳实 |
