| 主权项 |
1.一种于前段制程中增加掺杂后的多晶矽电阻値之方法,该方法系为于前述之掺杂后的多晶矽形成之后的回火步骤中于反应室中加入氢气。2.如申请专利范围第1项之方法,其中上述之氢气浓度大约为15至25cm3/sec。3.一种在一基底上形成一静态随机存取记忆体(SRAM)的制程中,提高一多晶矽负载(poly load)的电阻値的方法,该基底具有一第一多晶矽层以及一第一介电层,该方法至少包含:形成一第二多晶矽层于该基底上;以及对该多晶矽层进行回火(annealing)时加入氢气,以增加该第二多晶矽层的电阻値。4.一种在一基底上形成一静态随机存取记忆体(SRAM)的制程中,提高一多晶矽负载(Poly load)的电阻値的方法,该基底具有一第一多晶矽层以及一第一介电层,该方法至少包含:形成一第二多晶矽层于该基底上;形成一第二介电层于该第二多晶矽层上;蚀刻该第二介电层以暴露出部份的该基底;形成一第一金属层于该第二介电层上以及暴露的部份该基底上;以及进行回火(annealing)时加入氢气,以增加该第二多晶矽层的电阻値。5.如申请专利范围第4项之方法,其中上述之第二介电层为氧化矽。6.一种在一基底上形成一静态随机存取记忆体(SRAM)的方法,该方法增加一多晶矽负载(Polyload)的电阻値的,该基底具有一第一多晶矽层以及一第一介电层,该方法至少包含:形成一第二多晶矽层于该基底上;形成一第二介电层于该第二多晶矽层上;蚀刻该第二介电层以暴露出部份的该基底;形成一第一金属层于该第二介电层上以及暴露的部份该基底上;进行回火(annealing)时加入氢气,以增加该第二多晶矽层的电阻値;形成一第三介电层于该第一金属层上;蚀刻该第三介电层以暴露出部份的该第一金属层;形成一第二金属层于该第三介电层上以及暴露的部份该第二介电层上;形成一第四介电曾于该第二金属层上;形成一第五介电层于该第三介电层上;以及进行一回火(annealing)步骤。7.如申请专利范围第6项之方法,其中上述之第二介电层为硼磷矽玻璃(Boron Phosphorus Silicon Glass: BPSG)。8.如申请专利范围第6项之方法,其中上述之第三介电层为一金属间介电层(Inter Metal Dielectric: IMD),该金属间介电层为二氧化矽(SiO2)。9.如申请专利范围第6项之方法,其中上述之第四介电层为磷矽玻璃(Phosphorous Silicon Glass: PSG)。10.如申请专利范围第6项之方法,其中上述之第五介电层为一保护层,该保护层为氮化矽(Si3N4)。图式简单说明:第一图A为传统的静态随机存取记忆体(SRAM)的制程中,形成第一金属层之后的晶圆之剖面图。第一图B为完成静态随机存取记忆体(SRAM)的制程后晶圆之剖面图。第二图A为本发明的技术中,静态随机存取记忆体(SRAM)的制程形成第一金属层之后,进行氢气回火(annealing)步骤时的晶圆之剖面图。第二图B为本发明的技术完成静态随机存取记忆体(SRAM)的制程后晶圆之剖面图。第三图A为进行进行氢气回火(annealing)步骤之前的晶圆中,多晶矽负载之键结示意剖面图。 |
