| 主权项 |
1.一种用来改善一包含有DC滙流排线之电子电路功率因数的功率因数校正电路,其中电子电路系由一交流电源所操作,此功率因数校正电路包括有:一整流器被耦连到该交流电源,以提供一经整流的电压;一切换装置,其当闭合时系提供一电流路径,此电流路径从该整流器的正输出到该整流器的参考输出;一电流感应器,供感应流通过该切换装置的电流;一脉波宽度调制控的衰减器,其被耦连到该整流器的输出,其中此脉波宽度调制控制的衰减器系提供该经整流电压之被衰减的形态,此被衰减的整流电压形态具有一相应于脉波宽度调制控制信号的大小;以及一电流控制器,其被耦连到该电流惑应器和该可变的衰减器,供将该切换装置控制成使得流通过该切换装置的电流,系依循一与该经整流电压信号之被衰减形态实质上为同相位的包络线,并且系具有一与该经整流信号之被衰减形态的大小成比例的大小。2.如申请专利范围第1项所述功率因数校正电路,进而包括有一电感器被耦连在该整流器的正输出和该切换装置之间。3.如申请专利范围第1项所述功率因数校正电路,其中该脉波宽度调制控制信号系由一数位电路所提供,此数位电路包括有:一数位比较器,用来将一相应于所欲求DC滙流排线电压的电压与一相应于实际的DC滙流排线电压之电压相比较;一上数/下数计数器,具有一上数/下数控制输入被耦连到该数位比较器的输出,和有一钟讯输入适于接收一定频钟讯信号;以及一数位脉波宽度调制产生器,其被耦连成来接收该上数/下数计数器的输出,以产生该脉波宽度调制控制信号,在此处该脉波宽度调制控制信号的工作循环系相应于该上数/下数计数器的输出。4.如申请专利范围第3项所述功率因数校正电路,其中该脉波宽度调制衰减器包括有:一分压器,其含有一第一电阻器被耦连到该整流器的正输出,和有一第二电阻器被耦连到该第一电阻器和该整流器的参考输出;一第三电阻器,被电耦连到该第一电阻器和该第二电阻器的接点;以及一切换装置,其当闭合时系提供一电流路径,从该第一和第二电阻器的接点经由该第三电阻器到该整流器的参考输出,其中此切换装置系为脉波宽度调制控制信号所控制。5.如申请专利范围第1项所述功率因数校正电路,其中该电流感应器包括有一感应电阻器被耦连在该切换装置和该整流器的参考输出之间。6.如申请专利范围第1项所述功率因数校正电路,其中该电流控制器包括有一数位比较器,供将该电流感应器的输出与该经整流电压之被衰减形态相比较,以及其中该数位比较器的输出系控制了该切换装置的切换。7.如申请专利范围第1项所述功率因数校正电路,进而包括有一最小停时计时器被耦连在该数位比较器和该切换装置之间。8.如申请专利范围第6项所述功率因数校正电路,其中该切换装置在当该数位比较器的输出为逻辑时系打开,以及其中该数位比较器的输出在当跨过该感应电阻器的电压为大于该经整流电压之被衰减形态时系为逻辑低。9.如申请专利范围第3项所述功率因数校正电路,其中该数位比较器的输出在当该相应于所欲求DC滙流排线电压之电压为大于该相应于实际的DC滙流排线电压之电压时系为逻辑高。10.如申请专利范围第9项所述功率因数校正电路,其中该上数/下数计数器在每当该数位比较器的输出为逻辑高时系上数。11.如申请专利范围第1项所述功率因数校正电路,其中该脉波宽度调制控制信号系由一数位电路所提供,此数位电路包括有:一类比对数位转换器,供将一代表该实际DC滙流排线电压的电压连到一相应于该实际DC滙流排线电压的数位値;一数位减法器,供提供一相应于该相应于所欲求DC滙流排线电压之数位値和一代表所欲求DC滙流排线电压之数位値之间差的数位値;以及一数位脉波宽度调制产生器,其被耦连成来接收该数位减法器的输出,以产生该脉波宽度调制控制信号,在此处该脉波宽度调制控制信号的工作循环系相应于该数位减法器的输出。12.如申请专利范围第11项所述功率因数校正电路,进而包括有一可响应于该数位减法器的输出之上数/下数计数器,其中该脉波宽度调制控制信号的工作循环系相应于该上数/下数计数器之输出和该数位减法器之输出的和。13.如申请专利范围第11项所述功率因数校正电路,其中该脉波宽度调制产生器包括有一缓冲器被耦连成来接收该脉波宽度调制控制信号,和有一电阻器被耦连到该缓冲器的输出和被耦连到一跨连该整流器之输出的分压器。14.一种用以控制一电子电路的功率因数之电路,此电子电路系操作自一为AC线所推动的DC滙流排线,该用以控制此电子电路的功率因数之电路包括有:一整流器,其被耦连到该AC线以提供一经整流的电压信号;一切换装置,其当闭合时系提供一电流路径,此电流路径从该整流器之一正输出到该整流器之一参考输出;一电流感应器,供感应流通过该切换装置的电流;一脉波宽度调制控制的衰减器,其被耦连到该整流器的输出,其中此脉波宽度调制控制的衰减器系提供该经整流电压信号之被衰减的形态,此被衰减的整流电压形态具有一相应于脉波宽度调制控制信号的大小;以及一数位功率因数校正晶片,其形成为单体积体电路,包括有:一数位比较器,供比较一相应于所欲求DC滙流排线电压的电压与一相应于实际DC滙流排线电压的电压;一上数/下数计数器,具有一上数/下数控制输入被耦连到该数位比较器的输出,和具有一钟讯输入适于接收一定频锺讯信号;一数位脉波宽度调制产生器,被耦连成用来接收该上数/下数计数器的输出,以产生脉波宽度调制控制信号,在此处该脉液宽度调制控制信号的工作循环系相应于该上数/下数计数器的输出;以及一电流控制器,其被耦连成来接收该电流感应器和该可变的衰减器之输出,以将该切换装置控制成使得流通过该切换装置的电流,系与该经整流电压信号之被衰减形态为实上同相位,并且系具有一相应于该经整流电压之被衰减形态大小的大小。15.如申请专利范围第14项所述用以控制一电子电的功率因数之电路,其中该脉波宽度调制衰减器包括有:一分压器,其含有一第一电阻器被耦连到该整流器的正输出,和有一第二电阻器被耦连到该第一电阻器和该整流器的参考输出;一第三电阻器,被电耦连到该第一电阻器和该第二电阻器的接点;以及一切换装置,其当闭合时系提供一电流路径,从该第一和第二电阻器的接点经由该第三电阻器到该整流器的参考输出,其中此切换装置系为脉波宽度调制控制信号所控制。16.如申请专利范围第14项所述用以控制一电子电路的功率因数之电路,其中该电流控制器包括有一数位比较器,供将跨过该感应电阻器的电压与该经整流电压信号之被衰减形态相比较,以及其中该数位比较器的输出系控制了该切换装置的切换。17.如申请专利范围第16项所述用以控制一电子电路的功率因数之电路,进而包括有一最小停时计时器被耦连在该数位比较器和该切换装置之间。18.如申请专利范围第16项所述用以控制一电子电路的功率因数之电路,其中该切换装置在当该数位比较器的输出为逻辑时系打开,以及其中该数位比较器的输出在当跨过该感应电阻器的电压为大于该经整流电压之被衰减形态时系为逻辑低。19.如申请专利范围第16项所述用以控制一电子雷路的功率因数之电路,其中该数位比较器的输出在当该相应于所欲求DC滙流排线电压之电压为大于该相应于实际的DC滙流排线电压之电压时系为逻辑高。20.如申请专利范围第19项所述用以控制一电子电路的功率因数之电路,其中该上数/下数计数器在每当该数位比较器的输出为逻辑高时系上数。21.一种改善一电子电路之功率因数的方法,其中此电子电路系自一随时间而改变的电压源接收功率,所述方法包括以下步骤:将实际的DC滙流排线电压与一所欲求的DC滙流排线单压相比较,并提供一数位信号以指示出是否所欲求的DC滙流排线电压为大于实际的DC滙流排线电压;周期性地在每当所欲求的DC滙流排线电压为大于实际的DC滙流排线电压时便增加一计数,以及在每当所欲求的DC滙流排线电压为低于实际的DC滙流排线电压时便减低该计数;产生一脉波宽度调制信号,此脉波宽度调制信号具有一相应于该计数的工作循环;将该源电压衰减一相应于该脉波宽度调制信号之工作循环的量;以及驱动一被耦连到该电子电路的切换装置以抽取一电流,此电流与被衰减的源电压为同相位并且具有一大小为相应于该被衰减源电压之大小。22.如申请专利范围第21项所述改善一电子电路之功率因数的方法,进而包括有藉由整流一AC线电压来提供该源电压之步骤。图式简单说明:第一图为前技类比PFC晶片的结构图;第二图为依据本发明一数位PFC晶片的结构图;第三图为依据本发明另一实施例之数位PFC晶片的结构图; |
