| 主权项 |
1.一种可承受输入电压高于电源电压之输入输出缓冲器,包括:一第一N型电晶体,该第一N型电晶体之闸极连接到一输出N型电晶体控制讯号,其源极连接到一接地端;一第二N型电晶体,该第二N型电晶体之闸极连接到一电源端,其源极连接到该第一N型电晶体之汲极,其汲极连接到一输入输出端;一第三N型电晶体,该第三N型电晶体之闸极连接到一输出入控制讯号,其源极连接到该接地端;一第四N型电晶体,该第四N型电晶体之闸极连接到该电源端,源极连接到该第三N型电晶体之汲极;一第五N型电晶体,该第五N型电晶体之闸极连接到该输出入控制讯号之互补讯号,其源极连接到该第四N型电晶体之汲极,其汲极连接到该第一N型电晶体之汲极;一第一P型电晶体,该第一P型电晶体之闸极连接到该电源端,其源极连接到该输入输出端,其汲极连接到一浮动N井;一第二P型电晶体,该第二P型电晶体之闸极连接到该第四N型电晶体之汲极,其源极连接到该电源端,其汲极连接到该浮动N井;一第三P型电晶体,该第三P型电晶体之闸极连接到该电源端,其源极连接到该输入输出端;一第四P型电晶体,该第四P型电晶体之闸极连接到该电源端,其源极连接到该输入输出端,其汲极连接到该第四N型电晶体之汲极;一第五P型电晶体,该第五P型电晶体之闸极连接到该第三P型电晶体之汲极,其源极连接到该电源端,其汲极连接到该输入输出端;一第六P型电晶体,该第六P型电晶体之闸极连接到该第四N型电晶体之汲极,其源极连接到一输出P型电晶体控制讯号,其汲极连接到该第五P型电晶体之闸极;以及一第六N型电晶体,该第六N型电晶体之闸极连接到该电源端,源端连接到该第五P型电晶体之闸极,汲极连接到该输出P型电晶体控制讯号;其中,该浮动N井系连接到上述所有P型电晶体之基底,当该输入输出缓冲器在输入模式时,该输出入控制讯号之互补讯号系为高电位,且该输出P型电晶体控制讯号为高电位,该输出N型电晶体控制讯号为低电位;当该输入输出缓冲器在输出模式时,该输出入控制讯号系为高电位。2.如申请专利范围第1项所述之可承受输入电压高于电源电压之输入输出缓冲器,其中该输出N型电晶体控制讯号系由一反或闸控制,该输出P型电晶体控制讯号系由一反及闸控制。3.如申请专利范围第1项所述之可承受输入电压高于电源电压之输入输出缓冲器,其中该接地端系接至0V,该电源端系接至3.3V,该输入输出端之输入电压范围为0V-5V。4.一种可承受输入电压高于电源电压之输入输出缓冲器,包括:一第一N型电晶体,该第一N型电晶体之闸极连接到一输出N型电晶体控制讯号,其源极连接到一接地端;一第二N型电晶体,该第二N型电晶体之闸极连接到一电源端,其源极连接到该第一N型电晶体之汲极,其汲极连接到一输入输出端;一第一控制开关,该第一控制开关之控制端连接到一输出入控制讯号,其第一连接端连接到该接地端;一第四N型电晶体,该第四N型电晶体之闸极连接到该电源端,源极连接到该第一控制开关之第二连接端;一第二控制开关,该第二控制开关之控制端连接到该输出入控制讯号之互补讯号,其第一连接端连接到该第四N型电晶体之汲极,其第二连接端连接到该第一N型电晶体之汲极;一第一P型电晶体,该第一P型电晶体之闸极连接到该电源端,其源极连接到该输入输出端,其汲极连接到一浮动N井;一第二P型电晶体,该第二P型电晶体之闸极连接到该第四N型电晶体之汲极,其源极连接到该电源端,其汲极连接到该浮动N井;一第三P型电晶体,该第三P型电晶体之闸极连接到该电源端,其源极连接到该输入输出端;一第四P型电晶体,该第四P型电晶体之闸极连接到该电源端,其源极连接到该输入输出端,其汲极连接到该第四N型电晶体之汲极;一第五P型电晶体,该第五P型电晶体之闸极连接到该第三P型电晶体之汲极,其源极连接到该电源端,其汲极连接到该输入输出端;一第六P型电晶体,该第六P型电晶体之闸极连接到该第四N型电晶体之汲极,其源极连接到一输出P型电晶体控制讯号,其汲极连接到该第五P型电晶体之闸极;以及一第六N型电晶体,该第六N型电晶体之闸极连接到该电源端,源极连接到该第五P型电晶体之闸极,汲极连接到该输出P型电晶体控制讯号;其中,该浮动N井系连接到上述所有P型电晶体之基底,当该输入输出缓冲器在输入模式时,该输出入控制讯号之互补讯号使该第二控制开关导通且该第一控制开关不导通,并且该输出P型电晶体控制讯号为高电位,该输出N型电晶体控制讯号为低电位;当该输入输出缓冲器在输出模式时,该输出入控制讯号使该第二控制开关不导通且该第一控制开关导通。图式简单说明:第一图绘示一种习知之输入输出缓冲器的图形,其操作于3.3V之IC内;第二图绘示在IEEE JSSC所提出之输入输出缓冲器改善电路的图形;以及第三图绘示本发明之一较佳实施例的一种可承受输入电压高于电源电压之输入输出缓冲器的图形。 |
