| 主权项 |
1.一种积体电路,包括:复数之毗邻熔丝,含有一第一熔丝其具有一实质不透光于雷射能量之保护层定位于该第一熔丝之至少一部分上方,使得当雷射冲击于至少该第一熔丝上方时,该保护层保护着因此而覆盖之部分该第一熔丝。2.如申请专利范围第1项之积体电路,其中该等复数毗邻熔丝之至少两个系以平行并列着。3.如申请专利范围第1项之积体电路,其中平行并列之该至少两个熔丝间之距离系分开间隔以一自1微米至3微米之距离。4.如申请专利范围第1项之积体电路,其中复数之熔丝系由一种或多种选取自含有A1(铝),Cu(铜),W(钨),Ti(钛),TiN(氮化钛)及其合金之群的材料所构成。5.如申请专利范围第1项之积体电路,其中该保护层系由一种或多种选取自含有铝,铜及钨之群的材料所构成。6.如申请专利范围第1项之积体电路,其中尚含有一中间层形成于该第一熔丝与该保护层之间。7.如申请专利范围第6项之积体电路,其中该中间层之至少一部份系由一种或多种选取自含有氧化矽及氮化矽之群的材料所构成。8.一种积体电路,包括:一第一熔丝,具有一第一部分;一第二熔丝,具有一第一部分及一第二部分,该第二熔丝之该第一部分系定位毗邻该第一熔丝之该第一部分;以及一保护层,结合于该第二熔丝之该第一部分,藉此,当该第一熔丝之该第一部分曝射于足够之雷射能量以熔断该第一熔丝之该第一部分时,该第二熔丝之该第一部分会保持原状。9.如申请专利范围第8项之积体电路,其中该第一及该第二熔丝系以平行并列着。10.如申请专利范围第9项之积体电路,其中该第一及与该第二熔丝间之距离系分开间隔一自1微米至3微米之距离。11.如申请专利范围第8项之积体电路,其中该第一及与该第二熔丝系各自由一种或多种选取自含有A1(铝),Cu(铜),W(钨),Ti(钛),TiN(氮化钛)及其合金之群的材料所构成。12.如申请专利范围第8项之积体电路,其中该保护层系由一种或多种选取自含有铝,铜及钨之群的材料所构成。13.如申请专利范围第8项之积体电路,其中尚含有一中间层形成于该第二熔丝与该保护层之间。14.如申请专利范围第13项之积体电路,其中该中间层之至少一部份系由一种或多种选取自含有氧化矽及氮化矽之群的材料所构成。15.一种积体电路之制作方法,包括:a)形成一第一内连及一第二内连于一基片之上;b)形成一保护层于该第一内连之一部分之上方;c)曝射含有该第一内连之该积体电路之一部分于足以蒸发其一部分之雷射能量,该第二内连系由该保护层所保护以免于遭受雷射能量损坏。16.如申请专利范围第15项之方法,尚含有形成一中间层于该第一内连与该保护层之间。17.如申请专利范围第15项之方法,尚含有形成一保护层于该第二内连上方。18.如申请专利范围第15项之方法,其中该步骤a)含有形成该第一及该第二内连于平行并列中。19.如申请专利范围第18项之方法,其中该第一及该第二内连系由一变化自1微米至3微米之距离所分离。图式简单说明:第一图系一部分图示,显示根据本发明之装置之顶部平面图;以及第二图系一部分图示,显示根据本发明之特殊有用之装置之横截面图。 |
