发明名称 固态摄影装置
摘要 本发明的课题为使可充分读出信号积蓄部所积蓄的信号电荷,在读出时将读出用的闸电极下面的通道区域的通道电位提高为特征者。其解决的手段在P型矽半导体基板上形成有n型扩散层24的光电变换区域25、闸电极26及 n型扩散层27等;有n型扩散层24的光电变换区域25形成在从矽半导体基板21的表面向基板深度方向离所定距离的位置,并且n型扩散层24形成在从闸电极26一端的水平方向离所定距离的位置,系积蓄输入光径光电变换所得之信号电荷;闸电极26形成在邻接光电变换区域25的基板上,控制从n型扩散层24读出信号电荷;n型扩散层27形成在闸电极26下面的通道区域,控制闸电极26的临界值。
申请公布号 TW497262 申请公布日期 2002.08.01
申请号 TW090118846 申请日期 2001.08.02
申请人 东芝股份有限公司 发明人 山下浩史
分类号 H01L27/14 主分类号 H01L27/14
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一;萧锡清 台北市罗斯福路二段一○○号七楼之一
主权项 1.一种固态摄影装置,其特征在于,包括:一摄影区域,系在一半导体基板上,将复数个单位像素配置成二维矩阵;其中每一该单位像素具有:一光电变换区域,形成在从该半导体基板表面往深度方向一定距离处,该光电变换区域具有一信号积蓄部,该信号积蓄部系由一第一半导体区域所构成,该第一半导体区域具有第一导电型,积蓄输入光经光电变换所得之信号电荷;一闸电极,形成于该半导体基板上,邻接该光电变换区域,控制读出积蓄于该信号积蓄部之信号电荷;以及一第二半导体区域,形成于该闸电极下面之一通道区域,具有第一导电型,以控制该闸电极的临界値;其中该信号积蓄部系,形成在距该闸电极之端部在水平方向上一定距离之处。2.如申请专利范围第1项所述之固态摄影装置,其特征在于,更包括一第三半导体区域,设于该光电变换区域的该基板表面,具有与该第一导电型之导电型相异的一第二导电型,且其不纯物浓度比该闸电极下部之通道区域为高。3.如申请专利范围第1项所述之固态摄影装置,其特征在于,该第二半导体区域系形成于该闸电极下面的通道区域之全域。4.如申请专利范围第1项所述之固态摄影装置,其特征在于,该第二半导体区域系形成于该闸电极下面的通道区域中,除了该光电变换区域侧之一部份区域以外的区域。5.一种固态摄影装置,其特征在于,包括:一摄影区域,系在一半导体基板上,将复数个单位像素配置成二维矩阵;其中每一该单位像素具有:一光电变换区域,形成在从该半导体基板表面往深度方向一定距离处,该光电变换区域具有一信号积蓄部,该信号积蓄部系由一第一半导体区域所构成,该第一半导体区域具有第一导电型,积蓄输入光经光电变换所得之信号电荷;一闸电极,形成于该半导体基板上,邻接该光电变换区域,控制读出积蓄于该信号积蓄部之信号电荷;以及一信号检出部,与该闸电极邻接,由该闸电极控制读出该信号检出部,检测出在该闸电极下面的通道区域传送之该信号电荷;其中当将读出之电位供给到该闸电极上,而该闸电极为导通状态时,该闸电极下面的通道区域之电位系设定成和该信号检出部的电位为同电位,当该闸电极为断开状态时,该闸电极下面的通道区域之电位系设定成比该信号检出部的电位为低。6.如申请专利范围第5项所述之固态摄影装置,其特征在于,更包括一第二半导体区域,设于该光电变换区域的该基板表面,具有与该第一导电型之导电型相异的一第二导电型,且其不纯物浓度比该闸电极下部之通道区域为高。7.如申请专利范围第5项或第6项所述之固态摄影装置,其特征在于,该第一导电型之一第三半导体区域系形成于该闸电极下面的通道区域,以控制该通道区域之临界値。8.如申请专利范围第7项所述之固态摄影装置,其特征在于,该第三半导体区域系形成于该闸电极下面的通道区域之全域。9.如申请专利范围第7项所述之固态摄影装置,其特征在于,该第三半导体区域系形成于该闸电极下面的通道区域中,除了该光电变换区域侧之一部份区域以外的区域。10.如申请专利范围第5项所述之固态摄影装置,其特征在于,该信号检出部系由第一导电型的一第四半导体区域所构成,该第四半导体区域系形成于该基板表面。11.如申请专利范围第5项所述之固态摄影装置,其中,该信号积蓄部系形成于,与该闸电极的端部在水平方向上相距一定距离之处。图式简单说明:图1表示本发明以CMOS感应器(sensor)实施时的全体构成之方块图。图2为将第一实施例的CMOS感应器的单位像素之光电变换区域,读出用的闸电极,及信号检出部等抽出表示的断面图。图3A-图3B表示抽出图2所示单位像素的读出用闸电极26附近之放大断面图及电位分布状态图。图4表示第二实施例的CMOS感应器之单位像素抽出一部份的构造断面图。图5表示图4中的单位像素的电位分布状态。图6表示第三实施例的CMOS感应器之单位像素抽出一部分的构造断面图。图7表示第四实施例的CMOS感应器之单位像素抽出一部分的构造断面图。图8A-图8G第一实施例的CMOS感应器之制造方法以制程表示的断面图。图9表示CMOS感应器的习知单位像素之构造断面图。图10A-图10B表示图9所示习知的单位像素,抽出其信号积蓄部及信号检出部附近构造的断面图及表示读出信号电荷情形图。
地址 日本