| 主权项 |
1.一种涡轮码编码器,其接收并编码一区段讯息,该涡轮码编码器至少包括二个RSC编码器,每一RSC编码器包括M个暂存器,由最靠近该区段讯息之输入侧算起,依序为m0暂存器,m1暂存器,…,mM-1暂存器,该些RSC编码器于时间k之输出Ck表示为:式中:t表示RSC编码器的号码,为1或2dk表示于时间k之输入位元,k从l到N,N表示该区段讯息之区段长度,定义Gtf为(gtf1,…,gtfM),表示第t RSC编码器之前授产生器,定义Gtb为(gtb1,…,gtbM),表示第t RSC编码器之回授产生器,该涡轮码编码器之特征为:当该区段讯息之相关资料依序输入至该些RSC编码器完毕,该些RSC编码器之m0暂存器的输入设成固定为0,且令该些RSC编码器之回授产生器原先回授至该些RSC编码器输入端之回授値转送至该些RSC编码器之xk通道,然后该涡轮码编码器继续送出一讯息结束。2.如申请专利范围第1项所述之涡轮码编码器,更包括一闸,当每一区段讯息之资料dk输入完毕,k从l到N,该闸断开,用以暂停输入,该些RSC编码器将残存于其中之所有M个暂存器之资料输出作为该讯息结束,该讯息结束共有4倍M位元,分别是x1,x2,y1及y2各M个位元。3.如申请专利范围第1项所述之涡轮码编码器,其中每一RSC编码器更包括一第一开关以及一第二开关,该第一开关之输出端耦接至m0暂存器的输入,该第二开关之输入端耦接至回授产生器,当该区段讯息之相关资料依序输入至该些RSC编码器完毕,该第一开关之输出端转而连接到接地的输入端,使该些RSC编码器之m0暂存器的输入设成固定为0,且该第二开关之输入端转而连接至接到xk通道的输出端,令该些RSC编码器之回授产生器原先回授至该些RSC编码器输入端之回授値转送至该些RSC编码器之xk通道。4.如申请专利范围第1项所述之涡轮码编码器,更包括一输出开关,该输出开关在初始状态时连接x1通道,循序输出资料x1,k,k从1到N+3,N+3时脉后,该输出开关连接x2通道,循序输出资料x2,k,k从N+1到N+3。5.如申请专利范围第1项所述 之涡轮码编码器,其中该些RSC编码器之向前递回参数起始値0(0)=1,0(m≠0)=0,其中0的下标0表示时间0,括弧中的0表示状态m=0,0(0)=1意义为时间0时编码器起始状态为0之机率是1,0(m≠0)=0表示起始状态为非0之机率是0。6.如申请专利范围第1项所述之涡轮码编码器,其中该些RSC编码器之向后递回参数起始値N+T(0)=1,N+T(m≠0)=0,其中N+T(0)=1表示时间N+T时编码器最终状态为0之机率是1,N+T(m≠0)=0表示最终状态为非0之机率是0,T表示讯息结束长度。7.一种涡轮码编码器,其接收并编码一区段讯息,该涡轮码编码器至少包括二个快速RSC编码器,每一快速RSC编码器包括M个暂存器,由最靠近该区段讯息之输入侧算起,依序为m0暂存器,m1暂存器,…,mM-1暂存器,该些快速RSC编码器于时间k之输出Ck表示为:式中:||表示两列二进位数前后串接在一起t表示快速RSC编码器的号码,为1或2dk表示于时间k之输入位元,k从1到N,N表示该区段讯息之区段长度,定义Gtd为(gtd1,…,gtdM),表示第t快速RSC编码器之直接前授产生器,定义Gtf为(gtf1,…,gtfM),表示第t快速RSC编码器之前授产生器,定义Gtb为(gtb1,…,gtbM),表示第t快速RSC编码器之回授产生器,该涡轮码编码器之特征为:当该区段讯息之相关资料依序输入至该些快速RSC编码器完毕,该些快速RSC编码器之m0暂存器的输入设成固定为0,且令该些快速RSC编码器之回授产生器原先回授至该些快速RSC编码器输入端之回授値转送至该些快速RSC编码器之xk通道,然后该涡轮码编码器继续送出一讯息结束。8.如申请专利范围第7项所述之涡轮码编码器,更包括一闸,当每一区段讯息之资料dk输入完毕,k从1到N,该闸断开,用以暂停输入,该些快速RSC编码器将残存于其中之所有M个暂存器之资料输出作为该讯息结束,该讯息结束共有4倍M位元,分别是x1,x2,y1及y2各M个位元。9.如申请专利范围第7项所述之涡轮码编码器,其中每一快速RSC编码器更包括一第一开关以及一第二开关,该第一开关之输出端耦接至m0暂存器的输入,该第二开关之输入端耦接至回授产生器,当该区段讯息之相关资料依序输入至该些快速RSC编码器完毕,该第一开关之输出端转而连接到接地的输入端,使该些快速RSC编码器之m0暂存器的输入设成固定为0,且该第二开关之输入端转而连接至接到xk通道的输出端,令该些快速RSC编码器之回授产生器原先回授至该些快速RSC编码器输入端之回授値转送至该些快速RSC编码器之xk通道。10.如申请专利范围第7项所述之涡轮码编码器,更包括一输出开关,该输出开关在初始状态时连接x1通道,循序输出资料x1,k,从1到N+3,N+3时脉后,该输出开关连接x2通道,循序输出资料x2,k,k从N+1到N+3。11.如申请专利范围第7项所述之涡轮码编码器,其中该些快速RSC编码器之向前递回参数起始値0(0)=1,0(m≠0)=0,其中0的下标0表示时间0,括弧中的0表示状态m=0,0(0)=1意义为时间0时编码器起始状态为0之机率是1,0(m≠0)=0表示起始状态为非0之机率是0。12.如申请专利范围第7项所述之涡轮码编码器,其中该些快速RSC编码器之向后递回参数起始値N+T(0)=1,N+T(m≠0)=0,其中N+T(0)=1表示时间N+T时编码器最终状态为0之机率是1,N+T(m≠0)=0表示最终状态为非0之机率是0,T表示讯息结束长度。13.一种涡轮码区段讯息结束的方法,应用于一涡轮码编码器中,以接收并编码一区段讯息,该涡轮码编码器至少包括二个RSC编码器,每一RSC编码器包括M个暂存器,由最靠近该区段讯息之输入侧算起,依序为m0暂存器,m1暂存器,…,mM-1暂存器,该涡轮码区段讯息结束的方法包括下列步骤:当该区段讯息之相关资料正依序输入至该些RSC编码器时,该涡轮码编码器编码并输出;以及当该区段讯息之相关资料依序输入至该些RSC编码器完毕:循序输出该些M个暂存器所暂存之资料;以及使该些M个暂存器最后状态皆回归到0状态。14.如申请专利范围第13项所述之涡轮码区段讯息结束的方法,其中每一RSC编码器更包括一回授产生器,则当该区段讯息之相关资料依序输入至该些RSC编码器完毕:该些RSC编码器之m0暂存器的输入设成固定为0;令该些RSC编码器之该回授产生器原先回授至该些RSC编码器输入端之回授値转送至该些RSC编码器之一输出xk通道;以及该涡轮码编码器继续送出一讯息结束。15.如申请专利范围第14项所述之涡轮码区段讯息结束的方法,其中该涡轮码编码器之输出在初始状态时系连接至一第一RSC编码器之x1通道,循序输出资料x1,k,k从1到N+M,N+M时脉后,该涡轮码编码器之输出连接至一第二RSC编码器之x2通道,循序输出资料x2,k,k从N+1到N+M,N表示该区段讯息之区段长度。16.如申请专利范围第14项所述之涡轮码区段讯息结束的方法,其中当每一区段讯息之资料dk输入完毕,k从l到N,则暂停输入,该些RSC编码器将残存于其中之所有M个暂存器之资料输出作为该讯息结束,该讯息结束共有4倍M位元,分别是x1,x2,y1及y2各M个位元。图式简单说明:第1图绘示习知之一种涡轮码之编码架构。第2图绘示习知之一种涡轮码之解码架构。第3图绘示一种递回系统性回旋码编码器之结构,其应用于第一RSC编码器。第4图绘示一种快速递回系统性回旋码编码器之结构,其应用于第一RSC编码器。第5图绘示一种暂存器数量M=3之递回系统性回旋码编码器之结构。第6图绘示一种暂存器数量M=3之快速递回系统性回旋码编码器之结构。第7图绘示暂存器数量M=3之编码器的格子状态图。第8图系显示根据本发明较佳实施例之一种暂存器数量M=3的含讯息结束电路之涡轮码编码器。第9图系显示根据本发明较佳实施例之另一种暂存器数量M=3的含讯息结束电路之快速涡轮码编码器。第10图绘示应用本发明之涡轮码编码器的模拟结果,其中暂存器数量M=3,区段长度N=1024。第11图绘示应用本发明之涡轮码编码器的模拟结果,其中暂存器数量M=3,区段长度N=256。第12图绘示应用本发明之涡轮码编码器的模拟结果,其中暂存器数量M=3,区段长度N=64。 |
