发明名称 磁性随机存取记忆体
摘要 本发明揭示一种磁性随机存取记忆体(MRAM)。为求达到高积体化,该MRAM包括了一形成于半导体基板主动区的字元线,并用以做为读取线及写入线;一接地线及一位于该半导体基板主动区反面的下读取层;一与该下读取层相接触的晶种层,并与该字元线上半部相重叠;一与该字元线上半部之晶种层上半部相接触的磁穿隧接面单元(MTJ cell);以及一与该磁穿隧接面单元相接触的位元线,并以垂直方向横越该字元线。
申请公布号 TW521397 申请公布日期 2003.02.21
申请号 TW090132783 申请日期 2001.12.28
申请人 海力士半导体股份有限公司 发明人 姜昌龙;金昌锡
分类号 H01L21/8242 主分类号 H01L21/8242
代理机构 代理人 陈长文 台北市松山区敦化北路二○一号七楼
主权项 1.一种磁性随机存取记忆体(MRAM),其包括:一具有主动区之半导体基板,该主动区具有第一侧及第二侧;一形成于该半导体基板主动区之字元线,该字元线用以做为读取线及写入线;各自形成于半导体基板主动区第一面与第二面之一接地线与一下读取层;一用以与下读取层作电子传输的晶种层,该晶种层与该字元线之上半部相重叠;一与位于字元线上半部之晶种层上半部相接触之磁穿隧接面单元;以及一与该磁穿隧接面单元相接触之位元线,该位元线与字元线相互垂直。2.如申请专利范围第1项之MRAM,其中该字元线为一闸电极,而该闸电极具有选自下列群组之一堆叠架构,其包含:一多晶矽膜/钨膜堆叠架构、一多晶矽膜/钨膜/多晶矽膜堆叠架构、与一铜膜/多晶矽膜/铜膜堆叠架构。3.如申请专利范围第1项之MRAM,进一步包括一介于字元线与邻接的传导层之绝缘膜。4.如申请专利范围第1项之MRAM,其中该磁穿隧接面单元具有一堆叠架构,其包含一固定式铁磁层、一穿隧接面层以及一自由铁磁层。5.如申请专利范围第1项之MRAM,其中于写入期间一接地电压作用于该接地线。6.如申请专利范围第1项之MRAM,其中于写入期间一接地电压作用于该接地线,而一基板电压则作用于该半导体基板。7.如申请专利范围第1项之MRAM,其中一基板电压均作用于该接地线与该半导体基板。图式简单说明:图1显示一传统MRAM的代表图式。图2显示依照本发明的指导所建构的一MRAM范例的代表图式。
地址 韩国