非易失性存储器单元与非易失性存储器阵列及其操作方法

摘要

本发明涉及一种非易失性存储器单元(或非易失性存储器阵列)，其在相同的高集成密度操作下，一种让非易失性存储器单元具高集成密度、低电压编程及(或)高速编程功能的方法，同样的方法也可编程非易失性存储器阵列。在一基板10表面形成一P阱(p－well)101，并在P阱101表面上定义一形成半导体区的沟道110，通过一第一n+区121与一第二n+区122分隔该沟道，在沟道中一载流子供应部份111与该第一n+区121接触，一载流子加速注入部112则在形成半导体区的沟道110中与该第二n+区122接触，而该载流子供应部份111与该载流子加速注入部112接触。

主权项

1.一种非易失性存储器单元，在基板主要表面形成相异导电类型的第一与第二杂质区，第一和第二杂质区被一在基板的主要表面内形成一种导电类型的半导体区的沟道所分隔，一栅电极形成于该形成半导体区的沟道上的栅极绝缘体上，其中载流子被注入并储存在该栅极绝缘体的载流子捕获装置内，还包括：一加速电位能提供装置，选择性提供加速电位能至该第一与第二杂质区一侧的一个输出；该形成半导体区的沟道包括一载流子供应部份，而载流子加速注入部沿着载流子传输方向设置；该载流子供应部份提供载流子至载流子加速注入部，该载流子由该第一与第二杂质区一侧的另一个输出提供；由该载流子供应部份提供的载流子，该载流子加速注入部将载流子局部注入至该栅极绝缘体，其中该栅极绝缘体邻近于该第一与第二杂质区的提供加速电位能的一个输出。