| 主权项 |
1.一种位元线的形成方法,包括下列步骤:提供一半导体基底,该半导体基底具有一周边线路接触区,且该半导体基底上形成有一电晶体,该电晶体具有一闸极及一源汲极区;于该半导体基底上形成一介电层,该介电层具有一第一接触窗,该第一接触窗露出该源汲极区之表面;于该介电层上形成一导电层,该导电层填满该第一接触窗;蚀刻该导电层上以形成一开口,该开口露出对应该周边线路接触区之该介电层表面;以该导电层为蚀刻罩幕,对该介电层进行非等向性蚀刻至露出该周边线路层,以形成一第二接触窗;于该导电层上形成一金属层,该金属层填满该第一接触窗及该第二接触窗;及依序平坦化该金属层及该导电层至露出该介电层之表面,以留下该第二接触窗中之该金属层,其中该第一接触窗中之该导电层为一位元线接触,该第二接触窗中之该金属层为一周边金属层接触。2.如申请专利范围第1项所述之位元线的形成方法,其中该周边线路接触区为离子掺杂区。3.如申请专利范围第1项所述之位元线的形成方法,其中该介电层为氧化层。4.如申请专利范围第1项所述之位元线的形成方法,其中该导电层为多晶矽层或磊晶矽层。5.如申请专利范围第1项所述之位元线的形成方法,其中该导电层距离该介电层表面一既定距离。6.如申请专利范围第1项所述之位元线的形成方法,其中该非等向性蚀刻为电浆蚀刻或反应性离子蚀刻。7.如申请专利范围第1项所述之位元线的形成方法,其中该金属层为钨金属层。8.如申请专利范围第1项所述之位元线的形成方法,其中该平坦化步骤为化学机械研磨步骤。9.一种位元线的形成方法,包括下列步骤:提供一半导体基底,该半导体基底具有一周边线路接触区,且该半导体基底上形成有一电晶体,该电晶体具有一闸极及一源汲极区;于该半导体基底上依序形成一介电层及一第一图案化光阻层,该第一图案化光阻层具有一第一开口,该第一开口露出该介电层之部分表面;以该第一图案化光阻层为蚀刻罩幕,蚀刻该介电层至露出露出该源汲极区之表面以形成一第一接触窗;去除该第一图案化光阻层;于该介电层上形成一导电层,且该导电层填满该第一接触窗;对该导电层进行平坦化步骤;于该导电层上形成一第二图案化光阻层,该第二图案化光阻层具有一第二开口,该第二开口露出对应该周边线路接触区之该导电层之部分表面;以该第二图案化光阻层为蚀刻罩幕蚀刻该导电层至露出该介电层之部分表面,以在该导电层形成一第三开口;去除该第二图案化光阻层;以该导电层为蚀刻罩幕,对该介电层进行非等向性蚀刻步骤至露出该周边线路层,以形成一第二接触窗;于该第一接触窗、该第二接触窗及该导电层之表面上顺应性形成一阻障层;于该阻障层上形成一金属层,该金属层填满该第一接触窗及该第二接触窗;及依序平坦化该金属层、该阻障层及该导电层至露出该介电层之表面,以留下该第二接触窗中之该金属层,其中该第一接触窗中之该导电层为一位元线接触,该第二接触窗中之该金属层为一周边金属层接触。10.如申请专利范围第9项所述之位元线的形成方法,其中该周边线路接触区为离子掺杂区。11.如申请专利范围第9项所述之位元线的形成方法,其中该介电层为氧化层。12.如申请专利范围第9项所述之位元线的形成方法,其中该导电层为多晶矽层或磊晶矽层。13.如申请专利范围第9项所述之位元线的形成方法,其中对该导电层进行平坦化步骤至该导电层距离该介电层表面一既定距离。14.如申请专利范围第9项所述之位元线的形成方法,其中该非等向性蚀刻为电浆蚀刻或反应性离子蚀刻。15.如申请专利范围第9项所述之位元线的形成方法,其中该平坦化步骤为化学机械研磨步骤。16.如申请专利范围第9项所述之位元线的形成方法,其中该阻障层为氮化钛/钛之组合层。17.如申请专利范围第9项所述之位元线的形成方法,其中该金属层为钨金属层。图式简单说明:第1a-1g图系显示第3图之AA切面之习知之位元线的形成方法之示意图。第1h-1l图系显示第3图之BB切面之习知之位元线的形成方法之示意图。第2a-2g图系显示第3图之AA切面之本发明之位元线之形成方法之示意图。第2h-2m图系显示第3图之BB切面之本发明之位元线之形成方法之示意图。第3图系显示记忆阵列之俯视图。 |
