发明名称 |
半导体器件 |
摘要 |
提供一种半导体器件及其制造方法,该半导体器件在进行非易失性存储器的定标(scaling)时,1个存储单元中也可保持多比特的信息。在MONOS晶体管的沟道部分形成沟槽TR1。并且,使栅绝缘膜120中的氮化硅膜122中的夹持沟槽TR1的源侧部分和漏侧部分具有用作可保持电荷CH1,CH2的第一和第二电荷保持部的功能。这样,捕获电荷CH1后捕获电荷CH2时,栅电极130中沟槽TR1内的部分130a起到屏蔽的作用。如果向栅电极130上提供固定电极,则电荷CH1谤发的电场EF1的影响不会波及到第二电荷保持部,从而不会妨碍电荷CH2的捕获。 |
申请公布号 |
CN1503371A |
申请公布日期 |
2004.06.09 |
申请号 |
CN03148752.1 |
申请日期 |
2003.06.24 |
申请人 |
株式会社瑞萨科技 |
发明人 |
伊藤康悦;上野修一;古田阳雄;味香夏夫 |
分类号 |
H01L29/78;H01L27/105;G11C11/34;G11C16/02 |
主分类号 |
H01L29/78 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
刘宗杰;叶恺东 |
主权项 |
1.一种半导体器件,包括:半导体基板,在表面上具有沟槽;MIS即金属绝缘半导体晶体管,包括在上述半导体基板内面对上述表面形成的源区域、经上述沟槽与上述源区域隔离且在上述半导体基板内面对上述表面形成的漏区域、在被上述表面中的至少上述源区域和上述漏区域夹持的部分上形成以使其填入上述沟槽的栅绝缘膜、以及在上述栅绝缘膜上形成以使其填入上述沟槽的栅电极,上述栅绝缘膜中,可保持电荷的第一和第二电荷保持部夹持上述沟槽来形成。 |
地址 |
日本东京都 |