| 主权项 |
1.一种半导体装置,其系包括:一半导体基板;一第一绝缘薄膜,在该半导体基板上形成,并具有3.8或更小的相对介电常数;一导体,覆盖住该第一绝缘薄膜的侧面,至少在接近半导体基板的四个角落上,以及至少在具有一导电阻障层的外部侧面上;以及一第二绝缘薄膜,覆盖住该导体的外部侧面,并具有超过3.8的相对介电常数。2.如申请专利范围第1项之半导体装置,其中该导体所具有的导电阻障层包含有一选自于由钛(Ti)、钽(Ta)、锆(Zr)与钨(W)所构成之群组的元素,而且该导体包含有一选自于由铜(Cu)、铝(Al)与锡(Sn)所构成之群组当作主要成分用的元素。3.一种半导体装置,其系包括:一半导体基板;一第一绝缘薄膜,在该半导体基板上形成,并具有3.8或更小的相对介电常数;一导体,覆盖住该第一绝缘薄膜的侧面,至少在接近半导体基板的四个角落上;一第二绝缘薄膜,覆盖住该导体的外部侧面,并具有超过3.8的相对介电常数;以及一抗腐蚀导体,至少在接近该半导体基板的四个角落上形成,从该第二绝缘薄膜底下延伸到该导体底下。4.如申请专利范围第3项之半导体装置,其中该导体包含有一选自于由铜(Cu)、铝(Al)与锡(Sn)所构成之群组的元素。5.如申请专利范围第3项之半导体装置,其中该抗腐蚀导体是沿着整个该半导体基板的周围边缘形成。6.如申请专利范围第3项之半导体装置,其中该抗腐蚀导体具有钨(W)。7.如申请专利范围第1项之半导体装置,其中该第二绝缘薄膜也覆盖在该第一绝缘薄膜的上部侧边,该半导体装置进一步包括:一导体图案,穿过位于该第一绝缘薄膜之上部侧边上的该第二绝缘薄膜。8.如申请专利范围第3项之半导体装置,其中该第二绝缘薄膜也覆盖在该第一绝缘薄膜的上部侧面,该半导体装置进一步包括:一导体图案,穿过位于该第一绝缘薄膜之上部侧边上的该第二绝缘薄膜。9.如申请专利范围第7项之半导体装置,进一步包括一导体图案,而该导体图案是埋植在该第一绝缘薄膜内。10.如申请专利范围第8项之半导体装置,进一步包括一导体图案,而该导体图案是埋植在该第一绝缘薄膜内。11.如申请专利范围第1项之半导体装置,其中该第一绝缘薄膜是由复数个薄层所构成。12.如申请专利范围第3项之半导体装置,其中该第一绝缘薄膜是由复数个薄层所构成。13.如申请专利范围第1项之半导体装置,其中该导体是形成环状,覆盖住该第一绝缘薄膜的整个侧面。14.如申请专利范围第3项之半导体装置,其中该导体是形成环状,覆盖住该第一绝缘薄膜的整个侧面。15.如申请专利范围第1项之半导体装置,其中该第二绝缘薄膜是至少一种选自于由二氧化矽(SiO2)、氮化矽(SiN)、碳化矽(SiC)、碳氮化矽(SiCN)所构成之群组的材料。16.如申请专利范围第3项之半导体装置,其中该第二绝缘薄膜是至少一种选自于由二氧化矽(SiO2)、氮化矽(SiN)、碳化矽(SiC)、碳氮化矽(SiCN)所构成之群组的材料。17.一种制造半导体装置的方法,其系包括:在一半导体晶圆上形成一第一绝缘薄膜,该第一绝缘薄膜具有3.8或更小的相对介电常数;至少在接近半导体基板上的切割线交叉点处形成数个沟槽,该等沟槽上跨越切割线上相互面对,并穿过该第一绝缘薄膜;经由一导电阻障层,在每个沟槽中形成一导体层,用该导体层填满该沟槽;至少在接近切割线交叉点处,去除掉该第一绝缘薄膜,该等切割线是被该等沟槽夹住,而每个沟槽部用导体层填满;形成一具有超过3.8相对介电常数的第二绝缘薄膜,覆盖住因去除掉该第一绝缘薄膜而曝露出来的导电阻障层;以及在形成该第二绝缘薄膜后,切割开该半导体晶圆。18.如申请专利范围第17项之制造半导体装置的方法,其中该第一绝缘薄膜的形成、穿过该第一绝缘薄膜之沟槽的形成、填满该沟槽,都被重复进行复数次。19.一种制造半导体装置的方法,其系包括:在一半导体晶圆上,形成一抗腐蚀导体层,至少在接近半导体晶圆上切割线交叉点处,以包围住该等切割线;在形成该抗腐蚀导体层的半导体晶圆上,形成一第一绝缘薄膜,该第一绝缘薄膜具有3.8或更小的相对介电常数;至少在接近半导体晶圆上切割线交叉点处,形成一沟槽,穿过该第一绝缘薄膜,以包围住该等切割线;在每个沟槽中形成一导体层,用该导体层填满该沟槽;至少在接近半导体晶圆上切割线交叉点处,形成一第二沟槽,以包围住该等切割线,该第二沟槽穿过该导体层到达该抗腐蚀导体层;形成一具有超过3.8相对介电常数的第二绝缘薄膜,覆盖住在该第二沟槽中曝露出来的导电层与抗腐蚀导体层;以及在形成该第二绝缘薄膜后,切割开该半导体晶圆。20.如申请专利范围第19项之制造半导体装置的方法,其中该第一绝缘薄膜的形成、穿过该第一绝缘薄膜之沟槽的形成、填满该沟槽,都被重复进行复数次。图式简单说明:图1A与图1B是显示出依据本发明实施例半导体装置制造方法之处理过程的剖示图。图2A与图2B是接续于图1B之后显示出依据本发明实施例半导体装置制造方法之处理过程的剖示图。图3A与图3B是接续于图2B之后显示出依据本发明实施例半导体装置制造方法之处理过程的剖示图。图4是图1A至图3B所示之处理方法所形成之半导体晶圆的上视图(实例)。图5是图1A至图3B所示之处理方法所形成之半导体晶圆的上视图(另一实例)。图6是显示出图1A至图3B所示之处理方法所形成之半导体装置的比较实例之剖示图。图7是显示出图1A至图3B所示之处理方法所形成之半导体装置的另一比较实例之剖示图。图8是显示出依据本发明另一实施例图之半导体装置(晶圆状态)的剖示图。图9是显示出图8半导体装置的上视图。图10A与图10B是显示出依据本发明另一实施例半导体装置制造方法之处理过程的剖示图。图11A与图11B是接续于图10B之后显示出依据上述本发明另一实施例半导体装置制造方法之处理过程的剖示图。图12A与图12B是接续于图11B之后显示出依据上述本发明另一实施例半导体装置制造方法之处理过程的剖示图。图13是显示出依据本发明另一实施例图之半导体装置(晶圆状态)的剖示图。 |
