| 主权项 |
1﹒一种半导体装置,其位元线介由位元线接触接续于出电晶体及电容体形成之动态存取记忆单体的半导体装置中,其特征为具备介由2个以上之位元线接触而接续于单体之第1导电层(109);与形成于此第1导电层上介由接触孔与第1导电层接续之第2导电层(112)。2﹒如申请专利范围第1项之半导体装置,其中,作为第2导电层,可使用第2导电层来连接构成被接于1个感测放大器位元线对之一侧的位元线的所有单体。图示简单说明图1揭示本发明之一实施例的制程构成图。图2及图3为本发明之单体陈列配置例的构成说明图。图4及图5为传统之动态存取记忆的构成说明图。 |
