一种用于测量光子飞行时间的LFSR计数器

摘要

本发明公开了一种用于测量光子飞行时间的LFSR计数器，包括14个相同的双边沿C²MOS触发器，1个四输入的异或门XNOR和1个nmos置位开关。14个相同的双边沿C²MOS触发器C₀～C₁₃；nmos置位开关的源极是输入控制端口VS，nmos置位开关的栅极是输入控制端口VG，nmos置位开关的衬底与地VSS相连；nmos置位开关的漏极与双边沿C²MOS触发器C₀的输入端D相连。本发明所用器件少，而且采用双边沿触发方式，既减小了电路面积，同时又降低了时钟频率。采用一个nmos置位开关，避免了对反馈网络组合逻辑的繁琐设计，使得反馈网络仅用一个四输入异或门实现，极大地减小了电路面积，同时避免了死循环现象的发生。

主权项

一种用于测量光子飞行时间的LFSR计数器，其特征在于，包括14个相同的双边沿C²MOS触发器，1个四输入的异或门XNOR和1个nmos置位开关；14个相同的双边沿C²MOS触发器分别记作双边沿C²MOS触发器C₀、双边沿C²MOS触发器C₁、双边沿C²MOS触发器C₂、双边沿C²MOS触发器C₃、双边沿C²MOS触发器C₄、双边沿C²MOS触发器C₅、双边沿C²MOS触发器C₆、双边沿C²MOS触发器C₇、双边沿C²MOS触发器C₈、双边沿C²MOS触发器C₉、双边沿C²MOS触发器C₁₀、双边沿C²MOS触发器C₁₁、双边沿C²MOS触发器C₁₂和双边沿C²MOS触发器C₁₃；所述nmos置位开关的源极是输入控制端口VS，所述nmos置位开关的栅极是输入控制端口VG，所述nmos置位开关的衬底与地VSS相连；所述nmos置位开关的漏极与所述双边沿C²MOS触发器C₀的输入端D相连；所述双边沿C²MOS触发器C₀的输出端Q与所述双边沿C²MOS触发器C₁的输入端D相连，所述双边沿C²MOS触发器C₁的输出端Q与所述双边沿C²MOS触发器C₂的输入端D相连，所述双边沿C²MOS触发器C₂的输出端Q与所述双边沿C²MOS触发器C₃的输入端D相连，所述双边沿C²MOS触发器C₃的输出端Q与所述双边沿C²MOS触发器C₄的输入端D相连，所述双边沿C²MOS触发器C₄的输出端Q与所述双边沿C²MOS触发器C₅的输入端D相连，所述双边沿C²MOS触发器C₅的输出端Q与所述双边沿C²MOS触发器C₆的输入端D相连，所述双边沿C²MOS触发器C₆的输出端Q与所述双边沿C²MOS触发器C₇的输入端D相连，所述双边沿C²MOS触发器C₇的输出端Q与所述双边沿C²MOS触发器C₈的输入端D相连，所述双边沿C²MOS触发器C₈的输出端Q与所述双边沿C²MOS触发器C₉的输入端D相连，所述双边沿C²MOS触发器C₉的输出端Q与所述双边沿C²MOS触发器C₁₀的输入端D相连，所述双边沿C²MOS触发器C₁₀的输出端Q与所述双边沿C²MOS触发器C₁₁的输入端D相连，所述双边沿C²MOS触发器C₁₁的输出端Q与所述双边沿C²MOS触发器C₁₂的输入端D相连，所述双边沿C²MOS触发器C₁₂的输出端Q与所述双边沿C²MOS触发器C₁₃的输入端D相连；所述双边沿C²MOS触发器C₁₃的输出端与所述异或门XNOR的输入端A相连，所述双边沿C²MOS触发器C₁₂的输出端与所述异或门XNOR的输入端B相连，所述双边沿C²MOS触发器C₁₀的输出端与所述异或门XNOR的输入端C相连，所述双边沿C²MOS触发器C₈的输出端与所述异或门XNOR的输入端D相连；所述异或门XNOR的输出端Q与所述双边沿C²MOS触发器C₀的输入端D相连；14个双边沿C²MOS触发器C₀～C₁₃的输入端CLK均相连在一起；14个双边沿C²MOS触发器C₀～C₁₃的输入端CLKN均相连在一起；每个双边沿C²MOS触发器的内部结构及各器件之间的连接关系如下：每个双边沿C²MOS触发器包括7个pmos管和7个nmos管，7个pmos管分别记作pmos管P₁、pmos管P₂、pmos管P₃、pmos管P₄、pmos管P₅、pmos管P₆和pmos管P₇；7个nmos管分别记作nmos管N₁、nmos管N₂、nmos管N₃、nmos管N₄、nmos管N₅、nmos管N₆和nmos管N₇；所述pmos管P₁、pmos管P₂和pmos管P₆的源极均与VDD相连；所述nmos管N₃、nmos管N₄和nmos管N₇的源极均与VSS相连；所述pmos管P₁、pmos管P₂、pmos管P₃、pmos管P₄、pmos管P₆和pmos管P₇的衬底均与VDD相连；所述nmos管N₁、nmos管N₂、nmos管N₃、nmos管N₄、nmos管N₆和nmos管N₇的衬底均与VSS相连；所述pmos管P₁的漏极、所述pmos管P₃的源极和所述pmos管P₅的源极均相连，所述pmos管P₂的漏极与所述pmos管P₄的源极相连，所述pmos管P₃的漏极与所述nmos管N₁的漏极相连，所述pmos管P₄的漏极与所述nmos管N₂的漏极相连，所述nmos管N₁的源极、所述nmos管N₃的漏极和所述nmos管N₅的源极均相连，所述nmos管N₂的源极与所述nmos管N₄的漏极相连；所述pmos管P₅的衬底与其源极相连，所述pmos管P₅的漏极与所述nmos管N₅的漏极相连，所述nmos管N₅的衬底与其源极相连；所述pmos管P₆的漏极与所述pmos管P₇的源极相连，所述pmos管P₇的漏极与所述nmos管N₆的漏极相连，所述nmos管N₆的源极与所述nmos管N₇的漏极相连；所述pmos管P₃的漏极与所述pmos管P₂的栅极、所述nmos管N₄的栅极相连，所述pmos管P₅的漏极与所述pmos管P₆的栅极、所述nmos管N₇的栅极相连，所述pmos管P₄的漏极、所述nmos管N₂的漏极、所述pmos管P₇的漏极和所述nmos管N₆的漏极均相连，所述pmos管P₁的栅极和所述nmos管N₃的栅极相连；所述pmos管P₃、pmos管P₇的栅极、所述nmos管N₂、nmos管N₅的栅极均相连；所述pmos管P₄、pmos管P₅的栅极、所述nmos管N₁、nmos管N₆的栅极均相连；所述异或门XNOR的内部结构及各器件之间的连接关系如下：所述异或门XNOR包括8个pmos管和8个nmos管，8个pmos管分别记作pmos管P₁₁、pmos管P₁₂、pmos管P₁₃、pmos管P₁₄、pmos管P₁₅、pmos管P₁₆、pmos管P₁₇和pmos管P₁₈，8个nmos管分别记作nmos管N₁₁、nmos管N₁₂、nmos管N₁₃、nmos管N₁₄、nmos管N₁₅、nmos管N₁₆、nmos管N₁₇和nmos管N₁₈；所述pmos管P₁₁、P₁₂、P₁₃、P₁₄的源极和所述pmos管P₁₁～P₁₈的衬底均与VDD相连，所述nmos管N₁₄、N₁₈的源极和所述nmos管N₁₁～N₁₈的衬底均与VSS相连；所述pmos管P₁₁～P₁₄的漏极与所述pmos管P₁₅～P₁₈的源极均相连，所述pmos管的P₁₅～P₁₈的漏极与所述nmos管N₁₁、N₁₅的漏极均相连；所述nmos管N₁₁的源极与所述nmos管N₁₂的漏极相连，所述nmos管N₁₂的源极与所述nmos管N₁₃的漏极相连，所述nmos管N₁₃的源极与所述nmos管N₁₄的漏极相连，所述nmos管N₁₅的源极与所述nmos管N₁₆的漏极相连，所述nmos管N₁₆的源极与所述nmos管N₁₇的漏极相连，所述nmos管N₁₇的源极与所述nmos管N₁₈的漏极相连；所述pmos管P₁₁的栅极与所述nmos管N₁₅的栅极相连，所述pmos管P₁₂的栅极与所述nmos管N₁₆的栅极相连，所述pmos管P₁₃的栅极与所述nmos管N₁₇的栅极相连，所述pmos管P₁₄的栅极与所述nmos管N₁₈的栅极相连，所述pmos管P₁₅的栅极与所述nmos管N₁₁的栅极相连，所述pmos管P₁₆的栅极与所述nmos管N₁₂的栅极相连，所述pmos管P₁₇的栅极与所述nmos管N₁₃的栅极相连，所述pmos管P₁₈的栅极与所述nmos管N₁₄的栅极相连。