| 发明名称 | 宽带多相时钟生成电路 | ||
| 摘要 | 本实用新型涉及一种宽带多相时钟生成电路，包括：环形振荡器电路，包括以反相反馈级联地耦合的多个延迟级；其中每个延迟级包括可变电阻电路；相位比较器电路，被配置为执行在由所述环形振荡器电路的两个对应的延迟级输出的两个不同相位之间的相位比较；以及放大器电路，被配置为响应于所述相位比较而生成控制信号，其中所述控制信号被反馈以控制所述环形振荡器电路的所述延迟级中的所述可变电阻电路的电阻。 | ||
| 申请公布号 | CN205792523U | 申请公布日期 | 2016.12.07 |
| 申请号 | CN201620509522.9 | 申请日期 | 2016.05.30 |
| 申请人 | 意法半导体股份有限公司 | 发明人 | E·莫纳克;G·安扎隆;S·艾尔巴 |
| 分类号 | H03L7/099(2006.01)I | 主分类号 | H03L7/099(2006.01)I |
| 代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 王茂华 |
| 主权项 | 一种宽带多相时钟生成电路，其特征在于，包括：环形振荡器电路，包括以反相反馈级联地耦合的多个延迟级；其中每个延迟级包括可变电阻电路；相位比较器电路，被配置为执行在由所述环形振荡器电路的两个对应的延迟级输出的两个不同相位之间的相位比较；以及放大器电路，被配置为响应于所述相位比较而生成控制信号，其中所述控制信号被反馈以控制所述环形振荡器电路的所述延迟级中的所述可变电阻电路的电阻。 | ||
| 地址 | 意大利阿格拉布里安扎 | ||