发明名称 ヒステリシス比較回路及び電源装置
摘要 【課題】消費電力を抑制する。【解決手段】スイッチ2は、電源線5と出力端子6との間に接続され、電源線5に印加される電源電圧VDDが第1の値(閾値Vth1)より小さいときはオフ状態となり、電源電圧VDDが第1の値以上のときはオン状態となる。スイッチ3は、出力端子6と基準電位GNDとなる基準電源線7との間に接続されている。制御回路4は、電源電圧VDDが、第1の値よりも小さい第2の値(閾値Vth3)よりも小さいときはオフ状態となり、第2の値以上のときはオン状態となる電源線5と基準電源線7との間に接続されたスイッチ4aを含み、スイッチ4aがオフ状態のとき、スイッチ3をオン状態とし、スイッチ4aがオン状態のとき、スイッチ3をオフ状態とする。【選択図】図1
申请公布号 JP2017050670(A) 申请公布日期 2017.03.09
申请号 JP20150171791 申请日期 2015.09.01
申请人 富士通株式会社 发明人 高 虹;中本 裕之
分类号 H03K5/08;H02M1/08;H02M3/155;H03K3/3565 主分类号 H03K5/08
代理机构 代理人
主权项
地址