发明名称 半導体装置および半導体装置の製造方法
摘要 【課題】リーク電流を抑制しつつ、オン抵抗の増大を抑制する。【解決手段】半導体層10は、底面BSおよび側壁SWを有するトレンチ領域RTと、トレンチ領域RTの外の非トレンチ領域RNと、を有する一の面SFを含んでいる。半導体層10は、第1の導電型を有する第1の部分11と、第1の導電型と異なる第2の導電型を有し、トレンチ領域RTおよび非トレンチ領域RNの各々に配置された第2の部分12と、を含んでいる。ショットキー電極20は、半導体層10の一の面SF上に設けられており、第1の部分11にショットキー接合された部分と第2の部分12に接合された部分とを含んでいる。半導体層10の第1の部分11は、側壁SWのうち底面BSへとつながる端部EBをなしている。【選択図】図2
申请公布号 JP2017050398(A) 申请公布日期 2017.03.09
申请号 JP20150172449 申请日期 2015.09.02
申请人 三菱電機株式会社 发明人 大久野 幸史;香川 泰宏
分类号 H01L29/872;H01L21/329;H01L29/06;H01L29/41;H01L29/47;H01L29/861;H01L29/868 主分类号 H01L29/872
代理机构 代理人
主权项
地址