发明名称 |
一种基于FPGA的信号处理卡装置 |
摘要 |
本实用新型公开了一种基于FPGA的信号处理卡装置,其特征在于:包括FPGA1、FPGA2和FPGA3,FPGA1还与一个FMC接口连接,所述FMC接口的LA/HA/HB信号均以LVDS差分对连接至FPGA1,每对LVDS差分链路数据率可达1.25Gbps,FPGA1、FPGA2、FPGA3、FMC的JTAG串成菊花链形式,以避免总线竞争和阻塞,以保障本实用新型处理数据的高速率。本实用新型以三个FPGA构成核心部件,进行数据信号的处理,使本实用新型稳定性好,容量大,数据传输及处理速度快,功耗较小,且通用性好。 |
申请公布号 |
CN206147602U |
申请公布日期 |
2017.05.03 |
申请号 |
CN201620897826.7 |
申请日期 |
2016.08.18 |
申请人 |
四川赛狄信息技术有限公司 |
发明人 |
肖红;赖坤全;周禄清;马健涛 |
分类号 |
G06F13/20(2006.01)I;G06F13/42(2006.01)I |
主分类号 |
G06F13/20(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种基于FPGA的信号处理卡装置,其特征在于:包括FPGA1、FPGA2和FPGA3,所述FPGA1和FPGA2的型号均为XC7VX690T‑2FFG1927I,所述FPGA3的型号为XC6SLX100‑2FG484I,所述FPGA1和FPGA2之间通过4组独立的GTH x4连接,所述FPGA1和FPGA3之间通过至少20对LVDS并行连接,所述FPGA2和FPGA3之间通过至少20对LVDS并行连接,所述FPGA3可对FPGA1和FPGA2进行启动配置和在线加载,所述FPGA1还与一个FMC接口连接,所述FMC接口的LA/HA/HB信号均以LVDS差分对连接至FPGA1,每对LVDS差分链路数据率可达1.25Gbps,FPGA1、FPGA2、FPGA3、FMC的JTAG串成菊花链形式。 |
地址 |
610000 四川省成都市高新区西区新创路2号 |