一种柔性化运动控制IP核及实现方法

摘要

本发明公开了一种柔性化运动控制IP核及实现方法，属于运动控制领域，所述IP核包括加减速模块、插补模块、脉冲计数模块、脉冲生成模块、总线控制器和RAM接口模块，本发明是为了解决运动控制算法在通用MCU或者DSP中运行的周期过长，导致控制周期不能进一步减小，无法实现高速和高精度。本发明具有控制周期小，输出脉冲精度高的特点，可以实现非对称直线加减速，非对称S形曲线加减速，带有直线或S形曲线加减速的两轴或三轴直线插补，匀速的两轴圆弧插补。本发明采用IP核方式提供，以Verilog硬件描述语言软核形式实现运动控制相关算法，可在FPGA中实现，可以ASIC方式实现，可集成到SoC芯片中，典型工作频率为100MHz，为构建柔性化运动控制系统提供可行性。

主权项

一种柔性化运动控制IP核，其特征在于，所述IP核包括加减速模块、插补模块、脉冲计数模块、脉冲生成模块、总线控制器和RAM接口模块，所述总线控制器分别与加减速模块、插补模块、脉冲计数模块连接；所述加减速模块与插补模块和RAM接口模块连接；所述插补模块又与RAM接口模块和脉冲计数模块连接；所述脉冲计数模块还与脉冲生成模块连接；其中，IP核全称为Intellectual Property core，即知识产权核；所述加减速模块，用于根据CPU发来的加减速方式选择初始速度、目标速度、最大速度、最大加速度以及目标位置参数，计算合适的加减速曲线，并且以离散的速度数值的形式保存在RAM中；所述插补模块，用于根据CPU发过来的插补参数，从RAM中读取速度数值进行插补，插补后输出各轴对应的速度数值；所述脉冲生成模块，用于根据插补模块发过来的各轴速度数值，产生对应频率的脉冲；所述脉冲计数模块，用于根据伺服电机反馈回来的含有噪声的各轴反馈脉冲，进行消抖后，输入计数模块进行计数，于每控制周期输出一次各轴电机实际运行的脉冲数；RAM接口模块，用于把输入离散的速度数值产生合适的地址后送入RAM控制器，写入RAM，并根据命令产生正确的读地址，从RAM中读取离散的速度数值；所述总线控制器，用于控制本IP通过总线与其他IP和CPU通信；所述脉冲生成模块包括误差处理模块、第五除法器、分频器模块；插补模块发送过来的速度数值通过误差处理模块与上一周期第五除法器产生的余数相加后，作为除数送入第五除法器，第五除法器的被除数为系统工作频率，第五除法器的商即为分频比，用此分频比对系统时钟进行分频，输出频率等于输入速度值的脉冲。