发明名称 |
一种高精度快速频率计 |
摘要 |
本发明公开了一种高精度快速频率计,其特征在于,包括显示模块、计算模块、FPGA控制模块、低端频率信号放大整形电路、高端频率信号分频电路和时钟模块;其中,高端频率信号分频电路,用于对待测频率信号进行隔直和分频处理后,输出CMOS电平信号到控制模块;低端频率信号放大整形电路,用于对待测频率信号进行隔直、放大整形后输出LVDS电平信号到FPGA控制模块;FPGA控制模块,用于根据时基信号产生计数脉冲对信号进行计数;计算模块,用于计算出由相邻两次计数脉冲上升沿和电平信号上升沿之间的时间间隔引起的计数误差发送给控制模块;控制模块根据所述计数结果、计数误差计算出待测频率信号的频率发送给显示模块进行显示。 |
申请公布号 |
CN106569033A |
申请公布日期 |
2017.04.19 |
申请号 |
CN201610929826.5 |
申请日期 |
2016.10.31 |
申请人 |
北京大学 |
发明人 |
张云峰;陈清妤;夏明耀 |
分类号 |
G01R23/10(2006.01)I |
主分类号 |
G01R23/10(2006.01)I |
代理机构 |
北京君尚知识产权代理事务所(普通合伙) 11200 |
代理人 |
司立彬 |
主权项 |
一种高精度快速频率计,其特征在于,包括显示模块、计算模块、FPGA控制模块、低端频率信号放大整形电路、高端频率信号分频电路和时钟模块;其中,所述高端频率信号分频电路,用于对接入的待测频率信号进行隔直和分频处理后,输出CMOS电平信号到所述FPGA控制模块;所述低端频率信号放大整形电路,用于对接入的待测频率信号进行隔直、放大整形及电平转换处理后,输出LVDS电平信号到所述FPGA控制模块;所述时钟模块,用于输出时基信号到所述FPGA控制模块;所述FPGA控制模块,用于对输入的电平信号进行分段分频处理,然后根据时基信号产生计数脉冲对信号进行计数;并将分段分频处理后的电平信号、计数脉冲发送给计算模块;所述电平信号包括所述CMOS电平信号和LVDS电平信号;所述计算模块,用于计算出由相邻两次计数脉冲上升沿和所述电平信号上升沿之间的时间间隔引起的计数误差Δμ发送给所述FPGA控制模块;所述FPGA控制模块根据所述计数结果、计数误差Δμ计算出待测频率信号的频率发送给所述显示模块进行显示。 |
地址 |
100871 北京市海淀区颐和园路5号北京大学 |