| 发明名称 | SM3哈希算法加速处理器、方法、系统和指令 | ||
| 摘要 | 处理器包括用于对SM3两轮状态字更新指令进行解码的解码单元。指令用于指示一个或多个源封包数据操作数。该一个或多个源封包数据操作数具有对应于第(j)轮SM3哈希算法的八个32位状态字A<sub>j</sub>、B<sub>j</sub>、C<sub>j</sub>、D<sub>j</sub>、E<sub>j</sub>、F<sub>j</sub>、G<sub>j</sub>和H<sub>j</sub>。该一个或多个源封包数据操作数还具有足以对两轮SM3哈希算法进行求值的一组消息。响应于指令，耦接到解码单元的执行单元能操作以将一个或多个结果封包数据操作数存储在一个或多个目的地存储位置。该(一个或多个)结果封包数据操作数具有对应于第(j+2)轮SM3哈希算法的至少四个经两轮更新的32位状态字A<sub>j+2</sub>、B<sub>j+2</sub>、E<sub>j+2</sub>、和F<sub>j+2</sub>。 | ||
| 申请公布号 | CN106575215A | 申请公布日期 | 2017.04.19 |
| 申请号 | CN201580040783.9 | 申请日期 | 2015.08.14 |
| 申请人 | 英特尔公司 | 发明人 | 谢伊·格伦;弗拉德·克拉斯诺夫 |
| 分类号 | G06F9/30(2006.01)I;G09C1/00(2006.01)I;H04L9/06(2006.01)I | 主分类号 | G06F9/30(2006.01)I |
| 代理机构 | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人 | 孙洋 |
| 主权项 | 一种处理器，包括：解码单元，用于解码SM3两轮状态字更新指令，该SM3两轮状态字更新指令指示一个或多个源封包数据操作数，该一个或多个源封包数据操作数具有对应于第(j)轮SM3哈希算法的八个32位状态字A<sub>j</sub>、B<sub>j</sub>、C<sub>j</sub>、D<sub>j</sub>、E<sub>j</sub>、F<sub>j</sub>、G<sub>j</sub>和H<sub>j</sub>，并且该一个或多个源封包数据操作数具有足以对两轮所述SM3哈希算法进行求值的一组消息；以及耦接到所述解码单元的执行单元，响应于所述SM3两轮状态字更新指令，所述执行单元能操作以将一个或多个结果封包数据操作数存储在由所述SM3两轮状态字更新指令指示的一个或多个目的地存储位置，所述一个或多个结果封包数据操作数具有对应于第(j+2)轮所述SM3哈希算法的至少四个经两轮更新的32位状态字A<sub>j+2</sub>、B<sub>j+2</sub>、E<sub>j+2</sub>、和F<sub>j+2</sub>。 | ||
| 地址 | 美国加利福尼亚州 | ||